用于IDDT测试的BIST测试向量生成器

检测CMOS电路中的开路故障通常需要使用测试向量对。内建自测试（BIST）作为一种有效的测试技术可以大大地降低测试开销。设计一种用于IDDT测试的BIST测试向量生成器,它随机产生跳变数为1-2的测试向量对。实验证明。它能以较少的测试向量对检测出比较多的故障。     

RTL组合电路描述的Verilog HDL编译器的设计

设计了一个针对ISCAS85／89Benchmark,用于RTL组合电路VerilogHDL描述的编译器,这个编译器可以作为RTL电路测试研究的辅助工具,在对VerilogHDL和RTL描述的特点进行分析的基础上,阐述了该编译器解析VerilogHDL描述、创建功能模块类库和RTL描述转化为无层次分块的门级描述的基本原理,提出了主要问题的解决策略。     

FAN算法在瞬态电流测试产生中的应用

在不考虑冒险的情况下，对于CMOS电路中的开路故障，探讨了利用FAN算法进行瞬态电流测试产生的可能性，定义了三种不同的D前沿，并将测试产生分为激活故障，使无故障电路和故障电路的瞬态电流差别最大化，减少旁路的影响三个部分，实验结果说明，在不考虑冒险的情况下，将FAN算法应用于瞬态电流测试产生是可行的。     

基于赋值判决图的AT89C51微处理器全速电流测试实验研究

全速电流测试是一种新的电路测试方法,以AT89C51微处理器为例,说明用全速电流测试进行微处理器测试的可能性.实验中将80C51内核的HDL描述转换为赋值判决图（ADD）,然后由ADD产生测试所需的指令序列,最后令微处理器重复执行产生的指令序列,并用普通的万用数字电流表测量微处理器消耗的平均电流.实验结果表明,用全速电流测试在指令级对AT89C51微处理器进行测试是可行的.通过测试所有的数据通路,不仅可以检测数据通路的故障,而且可以检测由于控制错误而引起的数据传送错误.     

γ编码器在IC测试向量压缩中的应用

介绍了一种基于γ编码的IC测试向量集的压缩和解压缩方法,通过对自拟测试向量和ISCASBenchmark的测试向量的压缩分析,发现γ编码在压缩测试向量时有较高的压缩率。还给出了γ编码的压缩代码和解码器的VerilogHDL语言描述和RTL级电路图。     

基于蚂蚁路径的IDDT测试生成

始于90年代的瞬态电流测试（IDDT Testing）法可以检测出传统的电压测试法和稳态电流测试法所不能检测出的集成电路故障。瞬态电流测试产生需要一次产生两个或两个以上向量。其测试向量产生比较复杂,寻找高效的测试向量产生算法对提高测试效率具有重要意义。提出了一种基于模拟测试的蚂蚁路径瞬态电流测试产生算法。通过蚂蚁算法的自适应与正反馈的特点,寻找出一条测试集成电路故障的最佳路径,该算法思想简单,易于实现。通过SPICE模拟验证表明测试产生的结果是有效的。