M+B型三值光学加法器的数据剪辑技术

在电子计算机中,由于进位的存在使得多位数的加法效率并没有显著地提升,而光学方法则显示了其并行性和无进位的优势.在M+B型加法的运算法则和C、P、R 3个三值变换工作的基础上,对相关的数据剪辑技术进行了研究(M表示MSD数,B表示二进制数).提出了M+B型加法的数据剪辑技术策略,并用软件模拟了3个三值变换以及数据的截断和拼接,验证了该方法的正确性和可实现性.     

基于NEH算法的三值光学计算机任务调度优化研究

任务调度问题一直是计算机领域的一个研究热点,对新兴的三值光学计算机尤为重要。本文将加法器分解成五个独立的逻辑运算部件,分三步完成MSD加法,从而构成加法流水线,以充分发挥其巨位性与并行性的优势。选取响应时间作为优化指标,基于NEH算法对给定任务集进行调度优化,结果表明对于给定任务集采用短作业优先策略调度任务会使的平均响应时间最短。     

三值光学计算机自动解码器

解码器是三值光学计算机(ternary optical computer, TOC)中负责将运算器输出的结果从三值光信号变换成对应的电信号的部件. 根据现有三值光学计算机的实际状况, 实现了一款自动千位三值光学计算机解码器系统.该系统由4 个数码摄像头和嵌入式系统组成: 利用摄像头采集三值光学处理器输出的运算结果的图像, 由嵌入式系统处理这些图像以获得运算结果的数值. 嵌入式系统中的软件包括拍照控制、数值生成和输出控制三个主要部分.创建的地址定位技术可解决运算器输出图像与摄像头拍摄图像在像素数量上差别过大的问题. 提出并实现的降蓝技术可解决蓝光对液晶暗状态的严重干扰问题. 建立的自检机制可提高解码结果的准确性和可靠性.     

针对三值光学计算机的C语言扩展

为了将三值光学计算机(ternary optical computer,TOC)数据位众多和光学处理器硬件可重构性这两个特点应用于高级语言程序中,提出并实现了针对三值光学计算机的C语言扩充技术.该技术中的用户可见部分包括一组C语言扩充语句和一个用户运算请求文件自动生成软件模块,其中扩充语句采用C语言函数的书写方式,并采用专用字头SZG_;运算请求文件自动生成软件模块将用户在给定界面中送入的运算方式和输入数据自动转换成预先制定的数据文件格式,生成SZG文件.三值光学计算机返回的运算结果会自动保存在与运算请求文件相同的目录下,且文件名由对应的运算请求文件名加后缀R.SZG组成.用户不可见部分包括:对扩充指令的编译进程、SZG文件生成机制、运算请求状况记录进程、运算结果接收进程和三值光学计算机端服务进程.使用该技术,用户不必改变编程习惯,可直接在C语言程序中使用三值光学计算机.该技术已在由PC机和嵌入式系统组成的三值光学计算机模拟环境中进行了实验,实验结果表明,该技术行之有效.     

三值光学计算机MSD转换为标准二进制数的硬件实现

为了提高三值光学计算机的存储与转换效率,该文提出1种把N位改进的有符号数(MSD)转换成N位标准二进制数的串并混合转换方法。基于此转换方法利用偏振片、液晶、分光器、反射镜、译码器和光电管等光电器件设计了硬件转换器逻辑结构。使用转换器SD11可以直接以标准二进制形式输出结果,从而使存储效率提高50%,同时实现MSD数据转换硬件化。     

伽罗瓦域运算的软件实现

有限域是编码理论中相当重要的代数基础知识,有限域上的运算也显得非常重要.文章通过研究有限域的特点之后,给出了典型有限域GF(2n或3n)(n∈N)上加法与乘法的计算机实现.仿真结果表明,典型有限域上的加法和乘法都得到了很好的实现,具有潜在的实用价值.     

布尔函数性质Walsh谱和算术Walsh谱

经典的Walsh谱技术是研究布尔函数性质的有效方法,算术Walsh变换是一种新提出的带进位的Walsh变换,定义多元2-adic数上的加法和乘法运算,构建一种新的环结构,是对经典Walsh变换的带进位计算的模拟。对两种Walsh谱变换的性质进行了比较,并证明了对称布尔函数的算术Walsh变换是实值对称函数。具有相同汉明重量的点具有相同的算术Walsh系数。     

拉普拉斯变换在工程方程中的应用

在代数中利用取对数法可将乘法及除法顺次变为加法及减法,使计算大为简化.在运算微积中利用拉普拉斯变换将微分及积分顺次化乘法及除法,使解微分方程大为简化,在工程、物理及无线电方面特别有用。往往在这些运用中最后归为数学模型,称为工程方程,表现的类型多为常微分方程、偏微分方程、积分方程及差分方程。     

一种长序列卷积的默森变换算法

本文深入研究了应用默森变换方法计算长序列卷积的运算问题,给出了一种将长序列卷积缩减为短序列卷积,然后通过采用默森变换进行计算的高效算法。结果表明:当卷积结果长度N=N_1N_2…N_4,N_i为素数,i=1,…,d,则应用该算法计算序列卷积所需要的实数乘法次数M以及实数加法次数A分别为:M=N;A=2N(sum from i=1 to dN_i—d)     

三值光学计算机SD11解码器的实现及改进

介绍了一款用于三值光学计算机应用研究系统SD11的三值光学解码器的设计及实现.该解码器的硬件包含4个摄像头、1个嵌入式系统和1个专门设计的摄像头和嵌入式系统的转接板.通过该转接板,实现了在软件操控下用1个嵌入式系统分时控制4个摄像头完成拍照的技术.该解码器包含了已有的数据存储技术、阈值判断技术和三值数据生成技术.对这些技术进行了必要的整合,进而形成了实际可用的解码器核心软件.该软件与获取光学处理器输出画面的过程无关,因此可作为未来商业化三值光学计算机解码技术的重要基础.通过实验研究了三值光学解码器的功能及其对环境变化的适应性,并很好地解决了当信号线长度超过1.2 m时图像质量下降的问题,使该解码器达到了在SD11中使用的要求,为促进三值光学计算机进入应用领域提供了条件.     

一种新的Booth乘法器设计方法

文章在分析了数字电路实现乘法运算的基本原理及部分积优化原理的基础上,提出了一种具有动态加速浮点乘法运算功能的变基Booth算法,该算法可以在不增加加法器负担的条件下收到较好的加速效果。在一个普通的2输入加法器的支持下,平均加速效果至少好于8基Booth,而面积和速度都优于前者。同目前集中于乘法器中阵列结构的优化方法相比,该文为乘法器优化设计提出了一种新的研究方向。     

走近光学计算机

目前,光学计算机研究集中在追求高速度、追求二维数据并行处理和追求整机效率3个分支.介绍了各分支的研究热点和主要难点.通过对比,表明追求整机效率的三值光学计算机(ternary optical computer,TOC)具有较好的可实现性,进而详细介绍了这种光电混合型计算机所具有的数据位众多、光学处理器可重构、处理器易扩展和能耗低等特点,以及基于这些特点所产生出的解决复杂问题的新思想或新算法.还介绍了三值光学计算机的用户可见结构、联机操作方法、编程操作方法,以及在并行程序中的使用方法和硬件扩充方法,并通过举例,介绍了众多数据位数和光学处理器可重构性的应用.所涉及的实例均结合正在上海大学计算机工程与科学学院构建的,面向应用研究千位三值光学计算机实验系统展开讨论.     

一种适合光计算的三值数字系统

光计算具有二维和多维并行性，为此人们提出了一些数字系统以适应光计算．文章分析MSD数的特点，讨论了MSD数加法来说明MSD数字系统适合光计算．     

多位快速加法器的设计

加法运算在计算机中是最基本的,也是最重要的运算。传统的快速加法器是使用超前进位加法器,但其存在着电路不规整,需要长线驱动等缺点。文章提出了采用二叉树法设计加法器的方法,用该方法实现的加法器,具有电路规整、易于扩展及速度快等优点。     

10级流水线双精度浮点乘法器的设计

提出了一种基于IEEE754标准的双精度浮点乘法器的流水线设计方法. 该方法面向32bit数据通路的数字信号处理器,每个64bit双精度浮点操作数划分为2个32bit数据, 采用32bit×32bit无符号阵列乘法器实现有效数的相乘,并通过控制部分积与其选择信号在流水线中的同步传递,用1个66bit加法器实现了4个部分积的相加. 采用提出的舍入方法完成了有效数的舍入. 整个双精度浮点乘法器的设计分为10级流水线. 硬件仿真验证了该方法的正确性和有效性.     

A 5.3-GHz 32-bit accumulator designed for direct digital frequency synthesizer

A 32-bit pipeline accumulator with carry ripple topology is implemented for direct digital frequency synthesizer.To increase the throughout while hold down the area and power consumption,a method to reduce the number of the pre-skewing registers is proposed.The number is reduced to 29% of a conventional pipeline accumulator.The propagation delay versus bias current of the adder circuit with different size transistors is investigated.We analyze the delay by employing the open circuit time constant method.Compared to the simulation results,the maximum error is less than 8%.A method to optimum the design of the adder based on the propagation delay is discussed.The clock traces for the 32-bit adder are heavily loaded,as there are 40 registers being connected to them.Moreover,the differential clock traces,which are much longer than the critical length,should be treated as transmission lines.Thus a clock distribution method and a termination scheme are proposed to get high quality and low skew clock signals.A multiple-type termination scheme is proposed to match the transmission line impedance.The 32-bit accumulator was measured to work functionally at 5.3 GHz.     

基于MSD编码的FIR滤波器优化方法

提出一种将MSD编码与CSE(共同子表达式消去法)结合起来用以优化FIR滤波器的方法。首先介绍了MSD编码概念,给出生成MSD编码的通用方法,最后给出改进的CSE算法。相较于目前大多将CSD编码与CSE相结合的研究方法,笔者提出的方法可提供更多"共同子表达式",可减少更多的加法器数目。通过实例比较,笔者提出的优化方法可节省更多的硬件资源。     

光学小波变换在图像边缘特征提取中的应用

小波变换是一种有效检测图像边缘的方法,但由于变换中维数倍增,造成计算量十分大。介绍用传统的4f光学处理系统实现小波变换。它在光学图像的边缘特征提取中能够很好地得到应用。最后给出计算机仿真结果。     

一种新的模2~n+1加法算法及其电路实现

为了提高制约余数系统运算速度的模2n+1加法器的性能,提出一种新的基于自然二进制数系统的模2n+1加法方法,采用简化的进位保留技术、并行超前思想以及条件和选择方法设计实现了快速模2n+1加法器。与传统的基于减一数系统的模2n+1加法器相比,该电路结构可以节省自然二进制数系统和减一数系统转换电路的开销。用SMIC0.13μm工艺实现的32位模2n+1加法器,其节省的面积开销可达传统电路的32.2%,节省的功耗开销可达12.6%,同时速度可以提升39.4%。