准同步字复接的特性探讨

准同步按位复接可以通过调整位 V1是传信码还是填充码来调整基群参加复接的速率 ,以保证 84 48kb/ s的二次群速率。但是 ,一旦出现假失步 ,则接收端首先要重新搜索同步 ,而后还要再对各基群实施同步 ,这样会丢失很多信息 ,而且也不利于转接点的重新复接。为了解决上述复接的弊端 ,本文提出了准同步字复接的方案 ,此方案使信道中信息的传输仍以路为单位 ,更适合于对高次群直接进行信息的交换和复接 ,同时 ,对双方的同步也带来了很大便利     

34Mb/s数字电视编码设备中正码速调整的原理和设计

本文扼要介绍了正码速调整的原理,在此基础上,提出了适用于数字电视传输的码速调整技术,并将其定义为非标准码速调整原理以区别于准同步复接中的码速调整原理。     

浅谈数字复接技术

系统地介绍了数字复接系统中的同步复接和异步复接方式，并对我国和欧洲采用的基于2．048Mb／s、30／32路的数字系列的高次群复接原理进行了阐述。     

基于FPGA的字同步数字复接电路的设计与实现

本文介绍了在ALTERA公司EDA软件MAX plusII平台下,运用VHDL语言进行基于FPGA的字同步数字复接电路设计的实现方案,给出了部分程序设计和仿真结果,实验完成了32路字同步信号的数字复接,得到了一路复接信号。     

高误码率链路上多媒体通信的复接方案

针对高误码率链路上的多媒体通信,提出了一种高效率、高鲁棒性的复接方案。方案采用了双层的数据复接结构,结合了定长帧和变长帧复接方案的优点,在高误码率链路上提供了良好的同步特性。同时多种业务的数据流能灵活地进行复接,从而提高了整体的通信效率。该方案针对实时和非实时业务进行复接,有效降低了实时业务的通信时延。实验证明:与ITU-TH.223附录C中提出的方案相比,该方案在10-2随机误码的链路上,通信效率提高了17.3%。     

SDH中恢复四次群时钟的数字化预处理方法

同步数字系列（ＳＤＨ）中的指针调整引入了８ｂｉｔ或２４ｂｉｔ的大幅度抖动。为了处理这一抖动，提出了一种数字化处理方法——自适应预测法，可以作为预处理方法应用于ＳＤＨ中的四次群时钟恢复。该方法在一个统计周期内统计指针调整和码速调整的次数，并根据统计结果，在下一个周期内自适应地预测出四次群支路时钟。该时钟不含指针抖动，便于利用模拟锁相环进行最终处理，得到均匀的四次群时钟。从该方法的基本原理，以及对它的静态抖动和抖动转移性能分析中可知，相对于以往的减小指针抖动的方法，如比特泄漏法等，自适应预测法具有输出抖动小，抖动转移性能好，捕捉范围宽等特点。     

统计预测法与同步数字系列基群时钟同步恢复

同步数字系列 ( SDH)指针调整给支路时钟带来了幅度很大的低频抖动 ,一般的时钟同步恢复方法 (如简单的模拟或数字锁相环 )已无法将其滤除 ,为恢复 SDH中基群时钟同步 ,提出了一种新的全数字化方法——统计预测法。该方法通过对一个统计周期内欲平滑时钟与参考时钟的差异的统计 ,在下一个周期内预测出支路时钟。从该方法的原理、抖动性能的分析以及给出的计算仿真结果和实验测试结果可知 ,该方法可以有效地平滑由于指针调整和码速调整产生的很大的相位跃变 ,恢复的时钟抖动很小 ,有很好的抖动转移特性和很大的捕捉范围 ,且不需要锁相环 ,系统便于集成 ,有利于设备的小型化。     

冷却风扇"拍振"对转向盘抖动影响的研究

为了探讨冷却风扇对转向盘抖动的影响,采用理论分析和现场试验相结合的方法,分析了冷却风扇"拍振"形成的原因;以某B级车为研究对象,进行了对比试验.结果表明:双冷却风扇转速差较小时产生"拍振",引起转向盘明显的抖动,抖动的幅值以较低的频率变化,影响驾乘人员舒适性;通过调整两冷却风扇的转速差,转向盘的抖动由改进前的4.7 m...     

前列腺低温消融术中探针位形及尿道复温参数优化

文章利用有限元技术模拟了不同探针数量(3～5根)及位形条件下的前列腺内的温度场分布,据此确定5根探针手术效果较好,调整探针相对输尿管的径向位置也是提高冷冻效率的途径之一;在确定探针数量及位形的基础上,尝试考察了不同尿道复温温度对冷冻效率的影响;结果表明,手术开始时采用温度相对较低的复温液体能有效提高冷冻效率,缩短手术时间。     

市话通信铜缆线路复接对ADSL传输性能的影响

市话铜缆线路的复接对传输信号产生回波,引入3dB的插入损耗;对ADSL线路质量有比较严重的影响,最高能够引起1Mbps以上下行速率的下降。文章将深入研究线路复接对ADSL线路传输质量的影响。     

基于FPGA的数字传输抖动损伤的可控化实现方法

为了在室内模拟出一套可控的抖动损伤加载系统,省去数字传输网的各种设备室外调试耗费的大量的人力、时间和经费,本文首先简要分析了数字传输抖动产生的原因以及其对网络性能的影响.其次提出了利用正弦调制的方法进行抖动模拟,给出了双直接数字频率合成器(DDS)结构的实现方案.最后基于现场可编程逻辑阵列(FPGA)实现了中心频率、抖动频率和抖动峰-峰值均可控的抖动模拟算法.研究表明,采用双DDS结构实现抖动模拟方法切实可行,具有一定的使用价值.该算法已经在信道模拟器对数字传输的损伤加载模拟中得到应用,效果良好.     

Statistical Multiplexing of Video Traffic and Data Traffic

IntroductionInternet TV allows us to access high quality video byvarious digital networks.However,high quality videoneeds strict Qos support from underlying networks.Anefficient Qos support mechanis m will provide mini mumnetwork resources for Qos requirements.The mini mumbandwidth for certain Qos is called effective bandwidth.Inmost cases,video traffic is transported along with datatraffic,such as IP traffic,Ethernet traffic,WANtraffic,etc.,over networks.It is very i mportant to wellcoo…     

Verilog HDL modeling and design of 10Gb/s SerDes full rate CDR in 65nm CMOS

Phase locked loop （PLL） is a typical analog-digital mixed signal circuit and a method of conducting a top level system verification including PLL with standard digital simulator becomes especially significant. The behavioral level model （BLM） of the PLL in Verilog-HDL for pure digital simulator is innovated in this paper, and the design of PLL based clock and data recovery （CDR） circuit aided with jitter attenuation PLL for SerDes application is also presented. The CDR employs a dual-loop architecture where a frequency-locked loop acts as an acquisition aid to the phase-locked loop. To simultaneously meet jitter tolerance and jitter transfer specifications defined in G. 8251 of optical transport network （ ITU-T OTN） , an additional jitter attenuation PLL is used. Simulation results show that the peak-to-peak jitter of the recovered clock and data is 5.17ps and 2.3ps respectively. The core of the whole chip consumes 72mA current from a 1.0V supply.     

一种基于PLL的CBR业务时钟恢复算法与方案

提出了一种基于ＰＬＬ的时钟恢复新方案，该方案可以明显地降低由于信元延时拌动而造成的ＣＢＲ业务时钟的拌动和漂移，同时不增加缓存的容量。     

视频抖动矫正系统中的运动滤波

数码相机拍摄的视频往往带有因为拍摄人手的不稳定而引入的抖动,因此该文给出了一个视频抖动矫正方案,包括全局运动估计、运动的抖动分量滤除、抖动补偿3个模块。对摄像机运动模型,该文考虑了最常见的水平、垂直平动和平面转动这3个运动参数来进行全局运动估计,首先采用基于块匹配运动估计方法来得到运动参数的初始值,然后用Newton迭代法进行参数优化;从运动学的角度出发设计了一种以二次B样条方法为基础来拟合摄像机的运动轨迹方案。实验证明这种滤波器的设计方法能够很好地去除视频抖动,明显改善视频的主观效果。该方法不仅简单,而且不需要预知抖动的模式就能够确保运动轨迹的平滑。     

高速交替/并行数据采集系统时钟研究

研究了交替/并行数据采集系统中采样时钟抖动、采样时钟偏差、高速ADC量化误差与采集系统信噪比的关系.通过对采样数据的一级近似以及合理的假设,推导出了信噪比的数学表达式.用建立的仿真模型验证了数学表达式.结果表明,在输入信号频率较高时,信噪比以20 dB/10倍频下降,时钟抖动等效均方值决定了20 dB/10倍频下降的起始位置.     

会议电视系统中的数字锁相环的研制

本文叙述用于8Mb/s彩色数字会议电视系统的数字锁相环.采用集成化数字分频(?)逻辑,具有较高的精度和稳定度.以及较小的抖动.作为系统发信和收信时序电路的基准定时,是保证会议电视系统可靠性的重要部件.     

回波抵消器中定时抖动的影响

本文针对ISDN数字用户环路二线全双工的回波抵消传输方式,首先探讨了LMS、VLMS1自适应算法,并在此基础上提出改进的VLMS2算法。然后分析了定时抖动对回波抵消算法的影响,并进行了计算机模拟。结果表明,VLMS2算法在收敛速度及抗抖动方面均有较好的性能,最后提出了对减少定时抖动影响可行的定时提取方案。