基于SOPC技术的服装压力测量系统中自定义IP设计

为了测量服装作用于人体的压力,设计了一款基于SOPC技术的自定义IP核.IP核主要由ADC控制逻辑和FIFO组成,分别由VHDL硬件描述语言和SOPC Builder软件提供的LPM模块实现.实验结果表明,该自定义IP核设计可行,能够实现对服装压力的连续采集.     

基于VHDL的高可靠性RAM的IP核设计

设计一个采用扩展Hamming码来纠错的高可靠性RAM的IP核。提出一种充分利用厂商提供的,经过特殊优化的基本宏功能模块来设计RAM的IP核的方案。试验结果证明,该RAMIP核满足设计要求,可以正确的配合CPU执行指令,具备应用价值。     

PCI总线目标控制器IP的设计

在芯片设计中采用IP(Intellectual Property)技术是IC设计发展到SoC时代的必然选择。建立IP库可以提高设计效率。在研究PCI总线规范的基础上,完成PCI总线目标控制器的功能描述和验证。从总体设计思路、各功能模块设计等角度对IP核的设计方法进行了介绍,并着重介绍了状态机的设计。结果表明,该IP核在功能和时序上符合PCI技术规范,达到了预定的目标。     

SATA控制器的FPGA实现

基于Xilinx公司的Virtex-5系列FPGA,以SATA 2.5协议为参考,运用VHDL硬件描述语言,采用模块化的理念,设计了一款高性能的SATA控制器IP核和文件系统相应的驱动程序,搭建了验证平台,对IP核的性能进行了测试,经测试该控制器IP核能正确完成所有操作,且稳定性良好。     

基于FPGA的视频转换器的设计及其IP核实现

视频格式转换是视频图像处理领域中的研究热点.针对某航空研究所的实际需要,基于FPGA技术设计开发了一套通用视频转换器.该转换器可将PAL制模拟视频信号转换为XGA格式的LVDS信号.在Quartus II 9.0开发环境中,运用硬件描述语言Verilog HDL实现各个子模块功能,并将去隔行和帧频提升两个功能模块设计成IP核的形式.通过仿真和实验验证,系统达到了设计要求,实现了在复杂电磁环境下视频图像的实时、高质量传输.     

一种片上可配置安全网络适配器的设计与实现

 为了满足当前高速网络传输处理中安全性与实时性的要求,以AES-128/192/256算法为基础,设计了一种采用流水可重构技术的AES加/解密IP核,并通过SOPC技术将该IP核、Nios II处理器、网络控制器等功能模块与外围设备进行集成,实现了一个可根据具体应用资源多少与安全系数要求而灵活配置的片上网络适配器.本设计采用硬件描述语言VHDL设计,利用Quartus Ⅱ8.0进行了综合与布线,最后在DE2实验平台上进行下载测试验证.整个设计硬件结构简单、安全性高、运行速度快、灵活性强,可被广泛应用于网络信息安全领域.     

一种基于语音识别SoC调试的JTAG接口设计

在JTAG(jointtestactiongroup)工业标准的基础上,采用了一种基于语音识别SoC(SystemonChip)调试的JTAG接口设计.该设计以求用最少的硬件开销,最简单灵活的方式,支持寄存器查看和设置、IP核程序流跟踪、代码覆盖率检查、代码分析、IP核扫描测试等功能.该设计已经应用于以OpenRISC为核心的语音识别SoC设计平台上.     

基于FPGA的8E1时隙交换的数字交叉IP核的实现

提出了一种基于现场可编程门阵列(FPGA)的数字交叉IP核的设计方法。整个设计使用自顶而下的方式,采用Verilog HDL进行描述,并给出了硬件的实现。仿真结果表明,该交叉IP核可以实现256×256无阻塞交叉矩阵。此法简单、高效,非常适合中小规模的交叉矩阵实现。     

SoPC光纤通道控制器IP核的仿真验证

通过片上可编程系统(SoPC)设计方法构建光纤通道(FC)控制器,详细分析了硬件设计的功能模块图.FC控制器硬件集成了NIOS II处理器、DDR SDRAM控制器、flash控制器、定时器、串口和带Avalon接口的光纤通道接口逻辑,通过Avalon交换总线进行互连.采用自底向上的方法,分别从功能模块级、知识产权(IP)核级和系统级给出了FC控制器的仿真验证框架,并用Altera公司的Stratix GX系列现场可编程逻辑门电路(FPGA)进行了上板调试.验证结果表明,提出的仿真验证方案正确可行,能较好地完成验证任务.     

在CDMA-1X分组数据网中应用MOBILE IP技术的研究

介绍了基于SIMPLE IP技术的CDMA-1X分组数据网的工作原理和局限性,采用了基于MOB-LILE IP技术的解决方案,并就网络的硬件改造和软件分析设计方面如何实现MOBILE IP技术进行了分析和研究,最后设计了一个试验环境并且进行论证.     

基于FPGA的8E1时隙交换的数字交叉IP核的实现

提出了一种基于现场可编程门阵列（FPGA）的数字交叉IP核的设计方法。整个设计使用自顶而下的方 式，VerilogHDL进行描述，并给出了硬件的实现。仿真结果表明：该交叉IP核可以实现256×256无阻塞交 叉矩阵。此法简单，高效，非常适合中小规模的交叉矩阵实现。     

基于AXI总线串行RapidIO端点控制器的FPGA实现

针对现代高性能嵌入式系统高速串行RapidIO (SRIO)信号接入的应用需求, 提出一种基于AXI总线的SRIO端点控制器IP核设计方案。以XC5VLX220-FF1760现场可编程门阵列芯片为目标器件, 利用硬件设计实现SRIO接口电路。该方案采用合理的硬件结构, 能够提高信息采集和输出的时效性。此外, AXI总线能够使SRIO端点控制器IP核更方便地集成到SoC芯片中, 可以在片内提供更高的数据传输带宽。利用SRIO协议实现的FPGA内置多DSP IP核, 读写操作速率能稳定地达到每通道3.125 Gb/s, 表明所提出的IP具有高性能。     

C51单片机实验系统的自制及实践应用

为了更好把培养学生的设计、实践能力,基于系统设计和开放设计的思想,进行基于C51单片机实验系统设计与实现的研究,详细阐述了该系统的组成、硬件功能模块及系统的特色。     

低功耗高集成度MP3解码器IP核设计

针对MP3解码器IP核低功耗和高集成度的要求,对MP3的解码算法和硬件结构进行优化,并设计定制处理单元高效率地执行解码运算,同时引入门控时钟实现MP3解码器的分时工作,从而以极低的硬件代价和功耗完成了MP3解码器IP核设计。该IP核采用16.384 MHz系统工作时钟,共耗用33 088个逻辑门和33 004字节存储单元,以0.18μm 1P4M CMOS工艺成功流片。芯片测试结果表明,该IP核具有正确的MP3解码功能,音质良好,最大解码功耗不超过9 mW,逻辑电路所占硅片面积仅为0.37 mm2。     

自定制IP核的开发及应用

IP核是具有特定功能的可移植的电子单元,根据产品交付方式可分为软核、硬核和固核。IP软核是用硬件描述语言描述的功能块,与工艺无关,可灵活应用于电子系统设计中。本文开发具有自主知识产权的ARINC429总线IP核,可用于429总线通信应用场合。本文首先介绍了ARINC429总线及其应用,接下来就主要针对ARINC429总线IP核设计进行了介绍,以期可以更好地了解ARINC429总线IP核。     

基于FPGA的快速浮点除法器IP核的实现

利用Altera的Quartus II软件开发平台在FPGA上实现了快速浮点除法器IP核的设计.该IP核的算法采用存储运算过程中的一些乘积项,有效地减少了除法运算过程中的移位操作,提高了浮点除法的运算速度及算法的效率.同时,基于FPGA的浮点除法器IP核具有很好的可移植性和复用性,适合应用到各种嵌入式和通用处理器中,从而提高复杂数字系统的设计效率,具有广泛的推广应用价值.     

带I2C接口的时钟IP核设计与优化

采用FPGA可编程逻辑器件和硬件描述语言Verilog实现了时钟IP核数据传输、调时和闹铃等功能设计.在此基础上,分析和讨论IP核功能仿真和优化的方法,并通过Modelsim仿真工具和Design Compile逻辑综合优化工具对设计进行仿真、综合和优化,证明了设计的可行性.     

一种16位CPUIP核的功能验证方法

分析了IP核设计过程中功能验证的重要性,研究了CIU96B IP核设计,在此基础上提出了一个相应的验证平台设计,仿真显示该验证平台结构的实现了对该IP核的验证,有效地促进了该IP核的设计.     

用于设计再利用的信头差错控制模块组

设计再利用是目前提高集成电路设计效率的重要手段，功能模块的开发及其应用是提高设计再利用率的主要方法。本文通过异步传递方式中信头差错控制模块组的设计，阐明基于设计再利用的功能模块的设计流程。采用元件建模、算法推导、结构规划，行为描述、功能验证、综合优化及文档制备的设计流程，得到了适于并行实时实现的信头差错控制模块组。与传统的流程相比，突出了模块建模的完备性、硬件实现算法分析推导的重要性、硬件描述的通用性和可读性以及完备的文档在再利用过程中的重要作用。文中采用的设计流程适于开发设计再利用的模块，得到的差错控制模块组适于在异步传递方式处理芯片设计中再利用。     

基于FPGA的IP仿真验证平台

IP（集成电路知识产权芯核）的仿真和硬件验证是IP开发中不可缺少的环节．文中基于FPGA（现场可编程门阵列）开发了一个IP仿真验证平台，并使用PCI（外部设备互连）总线来测试IP．用户只要将自已设计的IP插入所开发的仿真验证平台，就可以方便地对IP进行测试．文中还对所设计的平台进行了软件仿真，以验证其功能，并在载有Xilinx Spartan-3 600E FPGA的PCI插卡上进行上板调试．结果表明，所建立的基于FPGA的IP仿真验证平台可以对IP进行有效的仿真和验证，并具有良好的稳定性和实用价值．