一种有效的性能驱动布图算法

提出了一种有效的性能驱动布局和布线算法。算法自始至终考虑互连线延时对芯片时间性能的影响，以优化芯片时间性能为主要布图目标，并兼顾布线均匀和连线总长最短。算法利用选定的单元、互连线延时计算模型以及关键路径识别算法对整个芯片进行动态的延时分析，并由此得出线网（亦称互连线）权重信息以指导迭代改善布局和布线，达到优化芯片时间性能的目的。运行实例表明本算法是正确、有效的。     

一层半模式的宏单元阵列版图自动设计及验证系统MALS

本文提出的 ＭＡＬＳ系统，针对一层半模式门阵的特点，以线网均匀分配为主要目标 的布局和总体布线算法以及分区、定序、预测和并行横向的通道布线算法，提高了布图 的成功率。系统还提供了多种方式可进行人工干预的交互环境及布图正确性验证手段。 已用ＭＡＬＳ设计了若干芯片，表明该系统是有效的。     

基于矩形宏模块的片上系统布图规划算法

布图规划和布局是集成电路片上系统物理设计的基本问题之一。总结了作者提出的几个新的布图规划和布局优化算法及其特点。基于随机优化算法 ,提出了角模块序列表示方法和基于这一表示方法的包含各种布图约束的布图规划和布局算法。提出的基于约束图的布图规划表示 ,为研究序列队 (SP)、变形网格 (BSG)、有序树 (O- tree)等表示之间的关系奠定了理论基础。基于“最小自由度优先原则”,提出了迄今最快的确定性布图规划与布局算法。提出了基于解空间平滑的布图规划和布局算法。该算法与基于模拟退火的算法相比性能更加健壮稳定。在解空间平滑中首次考虑了局部平滑效应 ,这是对解空间平滑方法从原理上的重要改进     

BPGR积木块自动布局和总体布线系统

超大规模集成电路(VLSI)的积木块布局布线是一个非常复杂的问题.本文介绍了我们自行研制的VLSI 积木块布局和总体布线系统BPGR.该系统包括积木划分、布局优化、通道划分、总体布线、交互式布局布线调整等过程.BPGR系统能最有效地利用芯片资源和最大限度地提高芯片性能·编程和实验证明,BPGR系统是VLSI 积木块布局布线设计的有效工具.     

布局中的布线拥挤度估计及其优化

针对版图设计阶段越来越严重的布线拥挤问题,提出了一种有效降低布线拥挤度的标准单元布局算法.它是在高质量线长优化布局之后对布线拥挤度进行单独优化.该算法使用一种新的改进的布线模型对芯片的布线情况进行估计,采用以线网为中心移动的优化方法解决局部区域内的布线拥挤问题.实验结果表明,该算法在使线网总长略微增加的同时使芯片的布线拥挤度问题得到了很好的解决.     

基于贪心算法的宏模块布局分析

为芯片上每个模块选择一个好的布图方案,采用合理的布图算法尤为重要.在NP完全理论的基础上,从问题的可计算性与复杂性出发,提出贪心算法的实现原理与实现过程.结合4个有代表性的实例,对该算法进行了实验测试与分析.计算结果对宏模块布局问题具有参考价值.     

岛式FPGA芯片布局布线改进的实现

针对FPGA布局过程与布线过程连接松散的问题,开发了一款改进的布局布线工具(IVPR).在布局过程中考虑了逻辑模块的引脚方向,以建立更准确的延迟预测,并预测逻辑模块在布线阶段使用的引脚方向,从而选择合适的延时值,使得布局与布线的结合更有效.针对高扇出线网,在布局过程中加入了线网终端对齐,并在布线阶段优先采用长线连接.以岛式FPGA芯片VS1000为例进行实验,结果表明,与经典的布局布线工具VPR相比,IVPR的电路延时降低了16.4%,布线资源利用率提高了1.9%.     

VLSI布局布线中的模拟退火算法

本文针对VLSI宏单元阵列布局的特点讨论了一般模拟退火算法.在开发专用芯片仿真系统中提出的布局布线程序里,使用了低温段模拟退火和高温段启发式算法相结合的改进的SA算法,可以提高布线质量     

实用的应用图论算法的单元及通道布线

如何高效节省的进行电路板及芯片的布线,对于提高设计速度减少工作强度具有十分重要的意义。本文给出了一种实用的应用图论算法的单元及通道布线的算法,并采用一种绕线方法成功解决了两层通道布线问题。     

基于Hopfield神经网络模型的通道布线算法

本文探讨了用Hopfield神经网络模型解决通道布线问题的一种新算法。算法描述了Hopfield模型与通道布线问题的映射方法和网络能量函数的构造方法,在能量函数中既考虑了合法解约束项,又考虑了优化解约束项,从而提高了布线质量。本文的意义还在于它证明了用Hopfield网络求解通道布线问题是可行的,有效的。     

MCM布线中v4R算法的改进方法

对多芯片组件的布线方法提出了一种新的方法,以MCM布线中的四通孔算法（v4R）为基础,针对其易对图的拓扑结构信息丢失的缺陷,通过引入最小斯坦纳树（Minimum Steiner Tree,MST）,减少总布线层数,使总布线长度缩短,减小延迟,以达到总体布线结果优化。此外,针对v4R算法自动布线结果不均匀的缺点,引入预分配层进行手动预布线,使最后MCM总布线层数减少,软件模拟表明,改进算法有效利用了整个布线空间,在电特性方面使整体延时减小。     

基于自由分层的通道区布线算法

本文在分析线网之间关系的基础上提出了自由分层条件下的通道区布线模型:同层限制图 Gs,相交图 Gi。基于这一模型,分析了二层布线条件下对线网分层和布线序的基本限制,导出了分层的基本原则。在此基础上,分析了线网可 overlap 的性质和条件,从总体分析的思想出发,提出了直接以完成布线通道区所需面积最小化为目标的分层布线算法。实验结果表明,通道区布线面积和通孔的数目比基于横竖分层的布线算法有较大减少,对于Deutsch's difficult example,该算法获得18个 track 解。     

边界约束下的增量式布图规划算法

快速地在局部范围内调整布图已经成为一种设计需要。该文提出了一种二阶段法来实现边界约束下的增量式布图规划算法。根据已有布图规划建立松弛推移图,直观描述各模块之间"空白区"和松弛量的情况;同时建立模块交换图,记录所有具有形状相似特征的模块集合,基于这2个图进行增量式布图规划。第1阶段,基于推移图和交换图调整布图规划,使其满足边界约束。第2阶段,再次利用交换图进行互连性能优化。实验结果表明该算法在较短的时间里不仅对原有布图规划进行了有效调整满足了给定的所有的几何约束,而且还保证了芯片的面积和线长效果。     

一种以改变目标为策略的改进型三层通道布线算法

本文提出了一种改进型的三层通道布线算法——以改变目标为策略的三层通道布线算法.根据不同的布线问题,分别采用不同的布线方法,即首先从分析布线问题的最大垂直限制链长和最大通道密度出发,当以完成布线所需的通道数为最小作为目标时,采用HVH的三层通道布线算法;当以缩短最大垂直限制链长为目标时,采用HVH_m的布线算法.因此,它综合了曲干布线和直干布线两方面的优点,即不仅充分利用了通道区的空间,而且又一定程度地限制了导通孔数的增加.本算法已用FORTRAN语言编程实现,对引文中已发表的若干布线实例,都获得了较满意的结果.     

布局规划和布图问题的智能优化算法分析

本文对集成电路的物理设计中布局规划和布图问题的智能优化算法进行了全面分析.根据文献资料,搭建了该领域的研究框架,综述了该问题的模型和约束条件,分析了目前研究方法各个阶段的特点和不足,最后提出了对目前算法的理论分析,并预测了该问题算法的研究趋势.     

印制电路板元器件的布局与布线设计

在电子电路设计教学中印制电路板的制作非常重要，而印制电路板上元器件的布局与布线设计是关键，关系到整个设计的成败和电路功能的实现。本文从着重讨论了元器件的布局和布线设计，为下步的学习做铺垫。     

应用于UWB的128点FFT处理器的物理设计

在SoC Encounter 5.2的平台上,对应用于UWB无线通信的128点FFT处理器进行了物理设计.在前端综合以及可测性设计后导出的FFT处理器门级网表的基础上,采用SMIC 0.18μmCMOS工艺,进行了布图规划、电源规划、布局、时钟树综合、静态时序分析与优化、布线等步骤.在完成详细布线之后,对该设计进行物理...     

MIPS千兆网闸系统实现及其信号完整性设计

描述了网闸技术原理和实际采用的技术路线，提供了一套千兆网闸的架构设计方案及其隔离设备的设计方法．给出了基于仿真分析的印刷线路板（PCB）信号完整性设计方法，通过对重要时钟信号网络两次布线前的仿真分析，调整了时钟芯片及其他接收芯片的布局，保证了整个系统的强壮性．而且系统的精确度和稳定性得到了改善，并以其优良的性能使之成为新一代网络安全控制模块有价值的候选者．     

基于四划分的门海布局新方法

门海布局是当前有待深入研究的课题,现有的布图系统没有充分地利用门海的特点。本文提出了一种基于四划分算法的门海布局方法,以及相应的划分策略和对单元可安置性的预测条件。同时,为了进一步改善布局结果,进行了pin的均匀化。四划分分级把芯片划分成子块,直到不能进一步执行时。一个特别的详细布局阶段用于确定各子块内单元的具体位置,并对单元进行方位调整。算法采用自上而下的分级设计方式,具有很高的有效性。算法已用C语言编程实现。实验结果达到了预期的目标。     

多芯片组件中时钟线无时延偏差的改进四通孔(v4R)算法

由于多芯片组件(MCM)布线中所使用的四通孔(v4R)算法在时钟线网布线中不考虑其无时延偏差的特殊布线要求，会使同步功能失控。针对这一缺陷，对MCM的时钟布线提出了一种新的方法。通过引入MMM(Method of Meansand Medians)方法，使得自动布线结果中，时钟源点到各作用单元的时延相等，从而改进了v4R算法。