32位并行数据的CRC-16编码器的FPGA实现

在数据通信中,提高数据在通信中的可靠性,以及快速的数据处理能力一直是人们所追求的,循环冗余校验CRC就是一种广泛采用的差错控制方法,也是一种最常用的信道编码方法。在介绍CRC码原理之后,以经典的LFSR电路为基础,推导出产生32位并行数据的CRC-16编码表达式,用EDA工具设计出CRC-16编码模块,并对其进行综合仿真,验证其可行性。     

字节信息流并行CRC-32校验码电路设计与实现

CRC是一种能发现并纠正信息在存储和传输过程中连续出现的多位错误的校验编码.分析CRC码的校验原理及特点,推导相邻字节间的CRC-32校验码的计算方法,利用组合逻辑并行快速计算当前字节的32位CRC校验码,使用Verilog HDL设计编码电路,通过FPGA实现CRC-32编码及检错功能.电路不仅可以计算任意长度的字节信息流的CRC-32校验码,还可嵌入到通信传输系统中快速并行实现CRC-32的编码及检错运算,保证信息正确可靠地传输.     

面向USB应用的CRC编解码电路的设计与实现

文章在介绍CRC算法原理的基础上,根据除法原理的模2法则构造出通用的CRC编码电路。然后在USB环境应用特点的基础上给出了适用于USB应用的CRC电路结构,以及相应的Verilog-HDL描述。该设计可以用具体电路实现,也可以以IP软核的形式嵌入到其它USB设计中。讨论分析的思路和实现方法不仅对USB应用有意义,而且对其它数据传输电路结构(如CAN总线)也有一定的参考价值。     

循环冗余校验在单片机通信中的C语言的实现

介绍了循环冗余校验(CRC-Cycle Redundancy Code)的原理以及用二进制无借位除法计算生成多项式为CRC-16的CRC校验的方法,并给出了当发送一个字节和多个字节时的CRC校验C语言编程和流程图。循环冗余校验是提高数字传输可靠性的一种有效的方法。     

CRC-32的算法研究与程序实现

循环冗余校脸CRC（Cyclic Redundancy Check）是一种编码简单,且高效、可靠的差错控制方法,广泛应用于工业测控及数据通信领城。首先分析了CRC的校验原理、冗余位的产生方法、性能分析。然后以CRC-32为例,给出了软件实现算法的C语言代码。     

基于FPGA的CRC-5算法的实现

介绍了循环冗余校验CRC算法原理和校验规则,分析了CRC校验码的具体计算方法,并以CRC-5为例,给出了使用硬件描述语言Verilog HDL来实现CRC-5算法的流程图,在程序中实现的是串行移位计算,并以Altera公司开发的EDA工具QuartusⅡ作为编译、仿真平台,选用Cyclone系列中的EP1C6Q240C8器件,完成了CRC-5编码器的FPGA实现,其实现速度可达400MHz。     

基于MCS-51单片机的CRC-16的实现方法

本文根据循环冗余码硬件编／译码器的原理，通过对CRC-16编码生成过程的研究和分析，给出了一种在8位单片机上用软件实现CRC-16校验的简易高效的方法。     

USB3.0头包信息中CRC-16的Verilog实现

文章基于CRC检错原理,根据USB3.0协议规定的要求,通过Verilog实现了一种并行的CRC-16的计算方法,设计模块在Quartus中编译和仿真,给出了电路实现结构图、模块的接口信号、信号的物理意义以及部分程序和仿真波形图,并将实验结果与USB3.0规范中给出的数据帧样本进行了比较。结果证明这种方法能完成USB3.0头包信息中CRC-16的计算,满足数据传输准确性和时序要求,并能用于USB3.0控制器包的产生模块和包的检测模块。     

CRC-8校验算法及其在电子标签拣货系统中的应用

本文介绍了一种数据传输中的差错检测技术——CRC校验,在51系列单片机中CRC-8校验的实现及其在电子标签系统中的应用。     

一种新的CRC16算法及其在通信系统中的应用

分析了CRC码串行移位校验算法,逐步推导出了一种新的CRC16并行算法,并在Quartus 9.0平台下,对CRC16码编码器进行了功能仿真,结果表明:该并行算法具有很高的实时性,其编码可扩展性强,合理利用了"0"特性加快编码速度,能满足高速通信系统的要求.     

A New Fast Modular Arithmetic Method in Public Key Cryptography

0 IntroductionPublic key cryptosystemsolvedthe secure problemof keydistributionsoundlyinsymmetric cryptosystem[1],real-ized digital signature and message authentication successfullyin secureinformationsystem. However ,secure applications ofthemneed badly high-speedsoftware,hardware,andarithme-tic computation of large number .Furthermore,the secret ex-ponent cannot betoosmall[2]and operands should be 1 024 bitorlarger[3]whenthe securitylevel is set high.So,manylargeinteger modular multiplicatio…     

PLI-CRC校验码在EoS封装技术中的实现

EoS( Ethernet over SDH)技术结合了SDH和以太网两者的优势,实现了以太网数据在SDH上传输.针对硬件资源优化及EoS系统中数据帧长PLI的CRC-16校验码算法特点,提出基于FPGA的改进实现方法,通过电路仿真与综合结果表明,该方法实现了对高速并行化数据传输的有效保护,在资源消耗、实现效率两方面都取得了较好效果.     

一种新的模2~n+1加法算法及其电路实现

为了提高制约余数系统运算速度的模2n+1加法器的性能,提出一种新的基于自然二进制数系统的模2n+1加法方法,采用简化的进位保留技术、并行超前思想以及条件和选择方法设计实现了快速模2n+1加法器。与传统的基于减一数系统的模2n+1加法器相比,该电路结构可以节省自然二进制数系统和减一数系统转换电路的开销。用SMIC0.13μm工艺实现的32位模2n+1加法器,其节省的面积开销可达传统电路的32.2%,节省的功耗开销可达12.6%,同时速度可以提升39.4%。     

基于循环冗余校验码的卫星导航电文增强纠错方案

为使用错误导航电文改善卫星导航性能,提出一种基于循环冗余校验码的增强纠错方法.使用CRC-24检错编码纠正卫星导航电文中的1 bit错误模式,利用数学分析和计算机搜索方法证明了最小码重和纠正错误能力,基于电文格式和错误比特分布模型分析了增强纠错方案对导航电文的改善,给出了一种低复杂度查表实现. 以GPS CNAV电文数据为实例验证增强纠错方法的性能,结果表明导航接收机使用CRC辅助纠错可以降低导航电文的帧错误率1~2个数量级,增强纠错在不改变信号结构的条件下可改善导航数据可靠性.      

8 kbit/s 短延时语音编码算法——LD-ACELP

８ｋｂｉｔ／ｓ短延时语音编码算法ＬＤ－ＡＣＥＬＰ，采用了代数码本激励线性预测（ＡＣＥＬＰ）的编码方法，利用语音的帧间相关性对线谱对参数采用了分裂式矢量量化技术，并采用高效的码本结构、码本搜索技术和增益矢量量化技术来获得较高的语音合成质量和较短的算法延时。ＬＤ－ＡＣＥＬＰ的帧长为１０ｍｓ，算法延时为１５ｍｓ。通过信噪比及人耳主观听觉实验等性能测试表明，该算法具有与国际电联１６ｋｂ／ｓ短延时语音编码算法ＬＤ－ＣＥＬＰ（Ｇ．７２８）相当的语音合成质量。     

16位循环冗余校验码(CRC)的原理和性能分析

CRC是一种数据通信中广泛应用的检错方法,文章从编码的数学原理出发,分析了CRC的编码本质、生成/校验矩阵、最小码重等参数,推导了编码应用中的检错概率、漏检错误概率结论,给出了利用CRC纠正单比特错误的实现算法和仿真性能。     

基于MODBUS协议的CRC编码研究

MODBUS协议是工业现场常用的通信协议，它描述了一个控制器请求访问其他设备的过程，回应来自其他设备的请求．以及如何侦测并记录错误信息。介绍了ModBus协议原理及其CRC编码方法，研究MODBUS协议的CRC编码．并给出计算上位机16bit Modbus CRC编码的程序代码。     

M序列报文的MIAC压缩编码算法

M序列报文是典型短波数据链报文。提出一种针对M序列报文的MIAC压缩编码算法,该算法根据M序列报文的统计特性,应用基于字段结构的半动态概率估计模型,量化低概率符号出现概率的取值且半动态更新,采用动态的编码区间长度更新机制,使乘法运算替换为预处理过程中的查表运算,最大造成10.04%的编码效率损失。测试结果表明,当M序列报文数目为2~9条时,MIAC压缩编码算法在损失最多20%的压缩率时,使压缩时间低于原算术编码至少50%。为今后研究提升数据链系统性能提供一种新的思路。