Xilinx FPGA器件的结构特点和优化设计技术

现场可编程门阵列(FPGA)是近年来迅速发展的可编程ASIC器件,FPGA的设计方法与传统的TTL电路有很大的不同,必须采用与其结构相适应的设计优化技术,才能有效地应用FPGA.文章介绍了FPGA器件的结构特点、设计优化技术以及应用中的注意事项.     

基于FPGA的直接数字频率合成信号发生器的设计

介绍了利用现场可编程逻辑门阵列(FPGA)实现直接数字频率合成信号发生器(DDS)的原理,重点介绍了DDS技术在FPGA中的实现方法以及数控振荡器(NCD)的ROM查找表设计和相位累加器设计,给出了采用FPGA芯片进行直接数字频率合成信号发生器的仿真结果以及系统顶层设计原理图.     

一种基于现场可编程门阵列的数字存储组合式脉宽调制方案

对脉宽调制(PWM)的一种非对称规则采样原理进行研究,给出了宜于在线运算的简便算法,并在此基础上提出了一种基于FPGA(现场可编程门阵列)的锁相同步型PWM调制器的数字化实现方法.该方法以FPGA及ROM作为可编程定时器,高开关频率基本固定,调制比与相位、频率可以分别独立控制,特别适用于PWM可逆整流器.由于整个系统是由一片FPGA来控制,节省了大量的模拟器件,简化了电路板的设计,提高了系统的灵活性、精确性和可靠性,而且利用FPGA的在线系统编程功能, 使系统的升级换代十分方便.实验结果表明,该方法具有响应速度快、实时性强、可靠性高等特点.     

一种基于现场可编程门阵列的数字存储组合式脉宽调制方案

对脉宽调制(PWM)的一种非对称规则采样原理进行研究,给出了宜于在线运算的简便算法,并在此基础上提出了一种基于FPGA(现场可编程门阵列)的锁相同步型PWM调制器的数字化实现方法.该方法以FPGA及ROM作为可编程定时器,高开关频率基本固定,调制比与相位、频率可以分别独立控制,特别适用于PWM可逆整流器.由于整个系统是由一片FPGA来控制,节省了大量的模拟器件,简化了电路板的设计,提高了系统的灵活性、精确性和可靠性,而且利用FPGA的在线系统编程功能, 使系统的升级换代十分方便.实验结果表明,该方法具有响应速度快、实时性强、可靠性高等特点.     

基于FPGA的FSK信号发生器的设计

介绍了FSK调制的理论基础,并且提出了一种基于现场可编辑门阵列(FPGA)和直接数字频率合成(DDS)技术的FSK数字调制系统硬件实现方法.总体设计采用了Xilinx FPGA为主控芯片并配合ISE和Model Sim等软件开发工具对整个系统进行设计、仿真和验证.本设计的实现方法简单新颖,系统可靠性高,同时可以将设计模块化,能较方便地移植用于其他基于FPGA的数字通信系统,具有可移植性好、适用性高的优点.     

3 bit块自适应量化算法的FPGA实现

用现场可编程门阵列(FPGA)对合成孔径雷达(SAR)原始数据进行压缩能降低数据压缩时间,增加雷达分辨力.针对分块自适应量化(BAQ)算法的理论基础以及数字信号处理器(DSP)与FPGA各自的结构特点,提出了用FPGA实现BAQ压缩,并介绍了具体实现过程.试验结果表明,用FPGA实现BAQ压缩速度快,电路结构简单,压缩后的信号保真度高,因此用专用集成电路对SAR原始数据进行压缩将是改善数据压缩速率的有效手段.     

B3G系统中MAC和PHY接口设计与实现

研究了如何实现超三代移动通信时分双工(B3G TDD)系统中媒质接人控制层(MAC)与物理层(PHY)多通道RocketIO Gbit数据接口.基于模块化思想设计出一种按比特映射方式调整MAC发送数据包格式的透明发送机制;利用各通道轮询方法设计了一种多通道联合自适应数据接收机制,它的片内存储器资源占用率仅为传统FPGA设计的25%.基于该接口模式,仅修改FPGA内几个寄存器值即町实现整个系统的升级,而自适应接收机制使得基站和移动台可以使用同一FPGA代码,即实现了设计的通用性.所有寄存器均由协议处理器通过外部设备互联总线配置(PCI),因此FPGA配置文件只需要生成一次,可节省大量用于产生不同配置文件所需的FPGA布局布线的时间.本接口设计方法在未来移动通信系统中具有广泛的应用价值.     

基于FPGA的SPI接口Flash控制器设计及其在存储配置数据中的应用

针对现场可编程门阵列(FPGA)丰富的逻辑资源及产生精确时序的能力,给出一种基于FPGA的SPI控制器的设计方法.可方便地对SPI flash进行读写、擦除等操作,从而能快速、准确地存储数据.在SPI控制器设计过程中使用Modelsim进行仿真验证,并用VHDL硬件描述语言进行编程,下载到FPGA开发板上进行测试,对SPI接口flash进行操作,证明了系统设计方法的正确性和可靠性,该方法对flash存储控制系统的设计具有普遍适用性,实现了对以FPGA为控制核心的系统数据长时间存储.     

利用UART 对FPGA 进行升级的方法

为节省FPGA( Field Programmable Gate Array) 升级工作的时间和成本,设计了一种利用UART( Universal Asynchronous Receiver /Transmitter) 替代传统JTAG( Joint Test Action Group) 方式升级的FPGA 程序方法,该设计 主要由Xilinx FPGA、UART 芯片、Flash 芯片和串口连接线等组成。通过将MicroBlaze 处理器、ICAP( Internal Configuration Access Port) 、IP( Intellectual Property) 核及UART 控制模块等集成在FPGA 芯片中实现可编程片上 系统的搭建。同时采用MultiBoot 双镜像技术,实现了即使在更新失败的情况下,依旧可加载备份镜像保证系 统正常工作,以此保证设计的稳定性。实验结果表明,此设计可以替代传统FPGA 升级方法,节省升级工作的 时间和成本。本设计具有更新效率高、维护成本低、稳定性高等优点,且可用于FPGA 远程更新。     

一种基于FPGA的低功耗、容错状态机设计方法

针对FPGA(Field Programmable Gate Array)在航空航天领域应用面临的可靠性和功耗问题,提出了一种适于FPGA实现的低功耗、容错有限状态机设计方法.该方法与传统FPGA中实现状态机占用布线资源、查找表、寄存器等资源的思想不同,它将状态机映射到FPGA内嵌块RAM,同时采用两块RAM构成双模冗余结构,通过比较两块RAM输出数据的一致性确定RAM中数据出错的情况,并结合奇偶校验进行检错与纠错.实验结果表明:与经典的三模冗余方法相比,该方法有更低的功耗和更高的可靠性,并能对一位错误实现在线纠错.