基于单片机和CPLD的数字频率计设计

介绍了以89552单片机和复杂可编程逻辑器件（CPLD）为核心的数字频率计的设计．利用CPLD来实现频率、周期、脉宽和占空比的测量计数;采用单片机完成测试控制、数据处理和显示输出．同时,运用等精度的设计方法,克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点．实验结果表明,所设计的数字频率计性能稳定、测量精度高．     

基于单片机的频率计设计

本文设计了一种基于单片机的数字频率计。该数字频率计利用单片机内部的定时寄存器,配合相应的前置信号处理电路、外围接口电路以及相应的软件,测试周期信号频率,具有一定的参考意义。     

等精度数字频率计几种设计方案的实验研究

研究了采用不同器件、不同设计方法实现等精度频率计的5种设计方案。依据等精度频率测量原理,分别针对51单片机、C8051F单片机、FPGA与单片机、FPGA及SOPC几种系统的等精度频率计设计方法、特点进行了详细的分析和实验教学研究。以及在此基础上扩展实现周期测量、占空比测量、脉宽测量功能的方法。意在引导学生拓展思路,使等精度数字频率计设计的实验教学实施具有启发性、开放性、探索性等特点。     

超高频数字频率计的设计

介绍了以通用频率计数器ICM7216D为核心，结合大规模集成电路和简单的外围电路，采用分频法进行测量范围为10 kHz～700 MHz的超高频数字频率计的设计方法，并给出了该频率计的仿真结果。仿真结果表明，所设计的频率计在10 kHz~50 MHz范围内测量效果很好，在50~700 MHz范围内测量效果稍差，但均达到了设计要求。     

等精度频率计的研究与设计

采用等精度频率测量方法具有测量精度保持恒定,不随所测信号的变化而变化的特点。本文首先综述了EDA技术的发展概况,FPGA/CPLD开发的涵义、优缺点,VHDL语言的历史及其优点,概述了EDA软件平台QUAR TUSⅡ;然后介绍了频率测量的一般原理,利用等精度测量原理,通过FPGA运用VHDL编程,利用FPGA(现场可编程门阵列)芯片设计了一个8位数字式等精度频率计,该频率计的测量范围为0-100MHZ。利用QUAR TUSⅡ集成开发环境进行编辑、综合、波形仿真,并下载到CPLD器件中,经实际电路测试,仿真和实验结果表明,该频率计有较高的实用性和可靠性。     

新型数字频率计的研究

频率是电量的基本参数之一,频率的测量比较重要。测量的方法有多种,其中数字频率计具有精确高,使用方便,测量迅速,以及便于实现测量过程自动化等优点。数字频率计是近代电子技术领域的重要测量工具之一,同时也是其他许多领域广泛应用的测量仪器。这是基于计数器原理的频率计,使用液晶显示屏显示。采用AT90C2051芯片进行计数。在规定的基准时间内把脉冲数记录下来,换算成频率并以数字形式显示出来。     

基于复杂可编程逻辑器件的数字频率计设计

选用在系统可编程大规模集成ispLS11032-70PLCC84芯片作硬件电路，以Lattice Expert7.1作EDA设计工具，设计一种新型数字频率计，该频率计采用ABEL－HDL对其中的各部分元器件进行编程，实现了闸门控制电路、计数电路、多路选择电路、位选电路、段选电路等。频率计的测频范围：1Hz-70MHz。该设计方案通过了软件仿真、硬件调试和软硬件综合测试。     

基于VHDL语言的数字频率计设计

传统数字频率计由于在高频段受基准时钟频率的限制,其测频精度受到很大的限制.本文应用EDA技术,很好的解决了这一问题.文中论述了数字频率计的设计原理、开发环境、设计步骤、设计框架,以及应用VHDL语言对系统的实现方法,说明了各模块和系统输入输出信号的功用.应用MAX＋PLUSⅡ对系统进行仿真验证,结果表明所设计的数字频率计不但测频精度达到较高的水平,而且能够实现连续不间断测频.     

用ISP器件设计量程自动转换的数字频率计

介绍了采用ISP技术设计数字系统的方法和过程，并设计出基于ISP器件的量程自动转换的数字频率计。     

浅析数字频率计设计

频率测量在科技研究和实际应用中的作用日益重要。传统的频率计通采用组合电路和时序电路等大量的硬件电路构成,产品不但体积较大,运行速度慢,而且测量低频信号时不宜直接使用。在电子技术中,频率是最基本的参数之一,并且与许多电参量的测量方案、测量结果都有十分密切的关系,因此频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速,以及便于实现测量过程自动化等优点,是频率测量的重要手段之一。本文阐述了用ATmega16单片机与相关硬件和软件设计了一个简单的数字频率计的过程。     

精度可变频率计的设计

本文利用EDA方法设计一种高精度频率计,能够测量0—99MHZ的信号频率,精度分为1HZ和0.1HZ两种。硬件仿真表明该频率计测频迅速准确,最大误差不超过0.007%。     

精度可变频率计的设计

本文利用EDA方法设计一种高精度频率计,能够测量0—99MHZ的信号频率,精度分为1HZ和0.1HZ两种。硬件仿真表明该频率计测频迅速准确,最大误差不超过0.007%。     

基于AT89C51单片机的频率计设计方法的研究

采用单片机AT89C51作为系统控制单元,辅以适当的软、硬件资源完成以单片机为核心的频率计设计。介绍了内部计数器计数法、外部计数器计数法、测周期法3种测量频率的方法,并对每种设计方法进行了优缺点比较。     

等精度测频仪的低成本微控制器实现

在叙述等精度测频原理及误差分析的基础上,阐述低成本微控制器(MCU)的硬件设计和软件设计,用低成本MCU实现的等精度测频仪的精度高,成本低,可靠性高,使用方便,具有实用价值和生产意义.     

智能高速频率计设计

论述了一种频率测量范围为1 Hz4 GHz高分辨率频率计的设计方法.智能高速频率计数器分成两个通道,利用ECL逻辑电平高速芯片和CPLD共同完成对高频信号的整形和计数,采用单片机进行智能控制和显示,具有多时基档位转换、频率测量、周期测量、自动校准、外部计数等多种功能.     

利用CPLD设计高速等精度频率测量仪

介绍了等精度测频原理，该原理具有在整个测试频段内能够保持恒定的高精度优点；利用VHDL语言设计了高速的等精度测频模块，并下载到CPLD中，通过与单片机的独立接口，将测量到的数据传送到单片机中，由单片机完成计算和显示的功能；采用CPLD配合单片机的设计方案，具有造价较低、速度高、精度高的优点，并且可以通过软件下载而达到仪器硬件升级的目的；该测频仪克服了直接测频仪对测量频率需要采用分段测试的局限。     

基于复杂可编程逻辑器件的数字频率计的设计与实现

采用自上向下的设计方法，设计了基于复杂可编程逻辑器件的数字频率计．以AT89C51单片机作为系统的主控部件，完成电路的测试信号控制、数据运算处理、键盘扫描和控制数码管显示．用VHDL语言编程，由CPLD（Complex Programmable Logic Device）EPM7128SLC84—15完成各种时序控制及计数功能．该系统具有结构紧凑、可靠性高、测频范围宽和精度高等特点．