深度图的快速自适应帧内预测模式选择算法

基于高效率视频编码(high efficiency video coding, HEVC)三维视频扩展的深度编码,引入了深度模型编码模式(depth modeling mode, DMM)和区域边界链编码(region boundary chain, RBC)模式. RBC 模式通过遍历编码单元(coding unit, CU)当前深度下所有的边缘线预测模板来得到最佳的预测模板, 但在显著提升编码效率的同时, 其计算复杂度也增加了数倍. 深入研究了在HEVC 模式粗选过程中选出的最优预测模式与DMM 和RBC 这两种模式的相关性, 以及与直接Wedgelet 搜索模板集合各个方向的相关性, 并在此基础上提出了一种快速的自适应深度图帧内预测模式选择算法. 该算法将编码块分为平坦块、方向性编码块以及纹理复杂块3 种. 对平坦块跳过DMM 和RBC 模式, 而对方向性编码块的直接Wedgelet 搜索过程则跳过不必要的方向模板搜索, 从而提高编码速度. 实验结果表明, 在全I 帧模式下,该深度图帧内预测模式选择方法平均节省了75.4% 的编码时间, 而在合成视点端仅带来0.4%的性能损失.     

基于H.264/AVC的帧间编码快速算法

为了减少H.264帧间模式判决的复杂度,提高编码速度,提出了一种帧间模式选择快速算法.该算法对所有编码模式进行综合分析,利用当前宏块的绝对差值以及率失真值对所有编码模式进行三级分裂,在一定误差范围内能够快速寻找最佳编码模式,加快模式判决过程.通过基于H.264/AVC测试模型JM86的仿真实验表明,在保持图像质量和码率基本不变的情况下,该算法可以有效提高编码速度.     

H.264/AVC快速帧间模式选择算法

H.264/AVC利用率失真优化(RDO)技术进行宏块模式选择,提高了编码效率,但大大增加了编码复杂度。文章研究了一种P帧编码的快速帧间模式选择算法,利用宏块模式与avgJmotion之间的关系进行候选搜索块模式分类,再利用帧间条件对分类后的模式进行判决,排除不可能作为最佳模式的宏块模式。实验结果表明,在信噪比降低和码率增加可以忽略不计的情况下,该算法平均节省编码时间约57%。     

基于H.264的帧间模式选择算法研究

H.264中采用的帧间模式选择算法大幅提高了编码效率和编码质量,但是增加了计算的复杂度和编码的时间。为解决这一问题,本文提出了改进的帧间模式选择算法。实验结果表明,在基本保持图像质量和比特率增加较少的情况下,能够节省较多的编码时间。     

H．264中快速帧间编码模式选择算法研究

目前已有较多的快速帧间编码模式选择算法,这些算法各有特点.针对帧间编码算法的复杂性,提出可以通过比较3种典型块模式下的率失真优化值的单调性来决定块模式的取向,并对复杂度极低的Skip模式利用零块判决技术进行提前判决,有效地减少了帧间模式判决的数量.可以大大降低其模式选择算法实现的复杂度.     

基于空间相关信息的H.264快速帧内模式选择算法

简要分析了H.264中的帧内预测模式选择，提出一种简单的快速帧内预测模式选择算法.利用视频数据当中的空间相关性，采用相邻编码块的最佳模式来作为当前编码块最佳模式的选择依据，并且加入刷新机制，有效地减小了待选模式的范围，降低了算法的复杂度.试验结果表明：该算法有效地降低了帧内预测的编码时间，降幅达到了50%以上，同时基本保持了原始算法的编码性能.     

H.264中SKIP和帧内模式的快速判断算法

H.264/AVC采用多种编码模式取得了很高的编码效率,同时也带来了极高的运算复杂度。为了克服模式选择运算量大的困难,提出了一种低复杂度的,结合SKIP快速判断并提前退出和选择性帧内预测编码的快速模式选择算法。这种算法可以在不明显降低编码效率的基础上,显著加快编码速度。实验结果表明,该算法平均节约了16.4%的编码时间,码率降低了0.72%,PSNR降低了0.05 dB。同时,这种算法还可以结合不同的快速模式选择算法,具有一定的通用性。     

一种H.264帧内预测模式快速选择算法

H.264使用率失真优化提高了编码效率,但也增加了计算复杂度,不利于编码的实时实现。本文分析了H.264中计算复杂度较高的帧内预测模式选择部分,提出一种快速的帧内预测模式选择算法。根据隶属度函数预先判断宏块类型,通过求取各像素点的方向得到4×4块的纹理方向,由此确定候选模式,减少预测模式的数量。实验结果表明,在图像性能和码率基本保持不变的情况下,编码时间平均下降了约38%,大大提高了编码速度。     

H.264中SKIP和帧内模式的快速判断算法

H.264/AVC采用多种编码模式取得了很高的编码效率,同时也带来了极高的运算复杂度。为了克服模式选择运算量大的困难,提出了一种低复杂度的,结合SKIP快速判断并提前退出和选择性帧内预测编码的快速模式选择算法。这种算法可以在不明显降低编码效率的基础上,显著加快编码速度。实验结果表明,该算法平均节约了16.4%的编码时间,码率降低了0.72%,PSNR降低了0.05dB。同时,这种算法还可以结合不同的快速模式选择算法,具有一定的通用性。     

H.264/AVC中进行帧间预测的研究及实施

本文给出了一种帧间预测的设计方法及结果,该方法利用已编码相邻宏块的时间和空间相关性信息预先检测图像,对图像各区域可能采用的编码模式进行判定,从而大大简化了模式选择的过程.实验结果表明,该方法可以在图像质量基本保持不变的基础上,有效地降低编码的复杂度.     

一种面向新型视频编码器的快速算法

为降低多功能视频编码标准(VVC)编码的复杂度,提出一种面向VVC的帧内快速编码算法.首先,根据视频内容的时空域相关性,使用反向传播(BP)神经网络对CU的划分深度进行预测;然后,使用统计概率对CU的划分模式进行选择;最后,编码时跳过不必要的划分模式以节省编码时间.实验结果表明,与原始编码器相比,该算法平均可节省59.82%的编码时间,且在同等编码质量情况下比特率的平均增加值(BDBR)仅为2.05%.     

一种改进的QC-LDPC码及其编码器FPGA实现

为了提高低密度准循环奇偶校验码（quasi-cyclic low density parity check codes,QC-LDPC）的编码码率灵活性和降低该码的实现复杂度,提出了一种改进的 QC-LDPC 码构造方法,并通过构造校验矩阵设计出了几种高码率码型,仿真结果表明该码在中、长帧长时性能优于相近参数的传统 QC-LDPC 码;针对该码型设计了一种基于随机存取存储器（random-access memory,RAM）的编码器硬件架构,通过存储地址指针实现对校验矩阵的存储,使得编码器能灵活地实现变码率和变帧长编码。采用 verilog 硬件描述语言在 Spartan-3 XC3S1500芯片上实现了编码器。综合结果显示：新的硬件编码架构较基于移位寄存器的传统 QC-LDPC 码的编码器硬件架构,在编码延时保持相同而硬件资源大幅降低的情况下,编码器系统的最高频率达到了225．174 MHz,能满足高速编码需求。     

一种适用于折叠插值型ADC的新型编码器

提出了一种新的适用于折叠插值型ADC的高速低功耗的编码器。该编码器使用异或-或算法完成码制转换,并且利用新的串并联多米诺电路来实现。另外,还提出了一种新的宽范围的误差校正和位同步方法应用于此编码器中。仿真结果表明,此种新型编码器的功耗延迟积比常用的ROM 编码器降低了约56%,而且更适用于较高位数的折叠插值型ADC中。     

JPEG标准中熵编码模块的硬件实现

为了研究JPEG中熵编码模块硬件实现过程,概述了JPEG标准的熵编码原理．讨论了基于FPGA的熵编码器的功能,以及按功能划分的帧组装器、预解码器、熵编码模块和码流组装器4大模块的实现．同时针对直流系数差分编码和直接编码对水声图像的影响做了比较,结果表明直接编码对压缩比影响不大．对熵编码器进行了仿真验证,结果表明了本设计的正确性．     

基于JPEG2000的高效率控制算法

基于JPEG2000编码器的传统实现中存在大量计算冗余,使得编码器的实现需要大量编码时间和存储空间,提出了一种基于JPEG2000标准,高效、快速搜寻最优码流截取点的率控制算法.在对数域中对率失真斜率进行快速比较,从而避免了斜率浮点模式的运算;设定了编码顺序和位平面编码控制门限,从而进一步快速搜索最优码流截取点,降低在甚低比特率编码初期存在的冗余.该算法大幅度减少了编码所需的运算量和时间,尤其是在低码率情况下,提高了编码效率,且获得了与原始算法基本相同的高压缩性能.     

基于单反馈的UEP-LT编码方案

为了在保持高优先级数据包优异性能的同时花费较小的代价来恢复低优先级数据包,提出了一种基于单反馈的UEP-LT编码方案。当高优先级数据包完全恢复后引入反馈,编码器根据反馈信息同时调整参与编码的源数据包和编码方案。通过仿真给出了参与编码的源数据包的最佳选取方式,并对此方案的性能进行了仿真分析。结果表明,该方案明显提高了低优先级数据包的译码性能。     

沿周向紧密布置读码器件的绝对式光学编码器

提出了一种沿码盘圆周方向紧密布置读码器件的绝对式光学编码器。利用沿码盘圆周方向连续相邻紧密布置的光敏元件，并行地读取按照串行编码方法编码的单圈码道，就可以实现绝对位置测量。与传统绝对式编码器相比，码盘上的编码码道数量少、光学图案简单，有利于绝对式编码器实现小型化和提高精度；同时光敏元件沿码盘圆周方向连续相邻紧密布置，有利于读码器件集成化。     

BM2262遥控编码的软件实现方法

介绍了一种用软件编码取代BM2262硬件编码的方法,电路采用AVR系列单片机作控制器,硬件电路简单,无需其他外围芯片.该编码方法具有功能多样、灵活性强的特点,因而软件编码电路应用的范围更广.     

一种结合H.264/AVC CABAC熵编码器特征的视频选择性内容加密算法

为了对数字视频内容进行快速高效加密,提出了一种新的选择性内容加密算法.在H.264/AVC的场景自适应算术编码（CABAC）熵编码器的“二进制算术编码”阶段引入伪随机化.通过CABAC熵编码器的M编码器,自身完成视频数据单元的加密操作,无需额外的加密模块.实验表明：新算法不会降低CABAC熵编码器的压缩效率,加密后的视频码流有效地隐藏了源视频的可视信息.     

基于GPU的高吞吐量QC-LDPC码编码器实现

目前准循环低密度奇偶校验(quasi-cyclic low-density parity-check,QC-LDPC)码快速编码普遍采用现场可编程逻辑门阵列(field programmable gate array,FPGA)、专有电路(application-specific integrated circuit,ASIC)等硬件方案,其通用性差,编码吞吐量不够高.对此,基于图形处理单元(graphics processing unit,GPU)平台提出了一种针对不同码型不同码率的QC-LDPC码通用的高吞吐量并行编码方案.根据QC-LDPC码校验矩阵的准循环结构,先引入其同样具有准循环结构的生成矩阵,再基于生成矩阵的准循环特性以及GPU的线程和内存结构,设计了一种能达到吉比特速率的编码方案.仿真结果表明,该编码器对测试的3个码长从几百到一万多比特的高码率QC-LDPC码均达到了10 Gbit/s的编码速率.其编码速度优于文中对比的QC-LDPC码GPU方案.在对802.11ac标准中的(1944,1620)QC-LDPC码编码时,吞吐量比(complementary metal oxide semiconductor,CMOS)编码器提高了1.9 Gbit/s.在对WIMAX标准中的4种码编码时,吞吐量是FPGA编码器的3.94～7.73倍.