MPEG-4解码在ZEVIO 1020双核处理器的实现

以LSI Logic公司的双核嵌入式处理芯片ZEVIO 1020为平台,构建了一个高性能的MPEG-4解压缩处理系统.与一般的解码系统相比,本系统采用了基于ARM9和ZSP 400的双核解码实现机制,同时应用了三种优化方法:基于系统本身的优化,IDCT算法的改进和纯手工的汇编优化.实验结果表明,MPEG-4在ZEVIO 1020上的实现方法和优化策略极为有效,能完全满足实时解码的要求.     

基于GO7007SB的嵌入式MPEG-4远程视频监控系统

针对嵌入式系统和MPEG-4编码标准的特点，结合当前的计算机技术、通信技术以及视频压缩技术，提出了一种基于GO7007SB的嵌入式MPEG-4远程视频监控系统。对系统的硬件结构和网络接收，视频解码、显示、保存及检索回放，云台及镜头控制等各软件模块进行设计。实验证明，该系统具有性能稳定、无须专人管理、可扩展性好等优点。     

基于H264的嵌入式视频监控系统的设计与实现

介绍了基于ARM处理器S3C6410、嵌入式Linux、嵌入式BOA服务器、视频流服务器和ActiveX控件的嵌入式视频监控系统设计方案.设计并实现了基于MFC芯片的数字图像信号编码压缩、基于OSS的音频采集以及Web客户端通过FFMPEG解码库对视频信息进行解码播放.     

MPEG-4视频编解码器结构的优化设计

从数据处理、存储器访问以及地址计算等方面详细分析了现有MPEG-4视频编码系统的运算复杂度,并对MPEG-4视频编解码算法的数据处理和数据传输性能进行了分析.在此基础上对MPEG-4视频编解码器的结构进行了优化设计,并给出一个优化后的实时MPEG-4视频编解码系统结构.通过分析发现:利用软件实现该结构下的MEPG-4编解码能有效的利用计算资源,达到提高系统性能的目的.     

ARM11 MPCore性能分析与优化研究

ARM11 MPCore是最新的嵌入式多核处理器,传统的嵌入式软件在该平台上不能发挥该处理器的所有性能.针对这个问题,对ARM11 MPCore的基本运算能力与ARM9处理器进行了对比分析,提出了使用硬件向量浮点单元及并行计算的软件优化方法,实验结果表明优化后的MPCore浮点处理能力是ARM9系列处理器的浮点处理能力的10倍左右.对于多核架构,可以采用并行计算模型对软件进行优化,试验结果表明,对整数运算采用OpenMP并行计算模型优化后,实验程序的效率提高3.8倍左右.对于嵌入式多媒体处理,提出了使用硬件向量浮点单元对DCT运算进行优化,对视频解码、音频解码以及音视频同步显示采用并行处理的方法进行优化.实验结果表明,这两种优化方法能提高软件在ARM11 MPCore平台上的运行效率,提高了系统的整体性能.     

基于RTSP和H.264的嵌入式网络视频监控系统

本文主要介绍了基于ARM处理器S3C6410、嵌入式linux、嵌入式Live555的流媒体服务器的视频监控系统设计方案,实现了Live555对H.264压缩编码的支持、基于RTP/RTCP及RTSP协议的视频数据实时传输和基于VLC播放器的视频数据解码播放。     

MPEG-4视频解码器系统设计与实现

对于设计像MPEG-4视频解码器这样复杂的系统，关键在于系统结构的设计，本文从并行性的角度出发，提出了一种适合VLSI实现的MPEG-4解码器系统结构，它支持MPEG-4 ASP @L5码流，达到MPEG-4对解码精度和实时性的要求，通过一致性测试，设计过程中采用了软硬件协同仿真的方法，缩短了开发周期。     

基于ARM11的视频监控系统的设计与实现

将传统的视频监控系统与嵌入式系统技术相结合,具有优良的实时监控性、稳定性等优势。因此,该系统选择ARM11作为核心处理器,通过从USB摄像头采集视频数据,然后经ARM11开发板对数据进行编码发送至PC,PC机将接收到的数据解码还原成视频数据,最后将视频播放显示出来。该设计可实现对重要场所进行实时监控,维护人们的生命财产的安全,在安防里具有重要作用。     

适应调频同步广播的MPEG-2再复用器PCR修正算法

 节目参考时钟（PCR）是MPEG-2系统中音视频解码的时间基准,MPEG-2解码器利用PCR时间信息控制MPEG-2视频解码、显示时间及音视频同步。PCR修正是MPEG-2再复用器设计的关键技术之一。对目前再复用器实现中的PCR修正算法及MPEG-2标准传输流中PCR进行分析研究,提出了一种新的MPEG-2再复用器PCR修正算法。采用该修正方法,可以避免再复用器在再复用过程中对MPEG-2信号进行缓冲后PCR包中标识的PCR值和解码器实际接收到PCR包时的时间值不一致情况的发生;解决了MPEG-2解码时由于不一致引起的PCR抖动和缓冲区溢出问题;使解码器可以利用该PCR信息恢复出编码端的时钟,保持编、解码器时钟同步。采用该修正算法修正的再复用器的音频信号可满足对时间要求更苛刻的调频同步音频广播的要求。     

嵌入式微处理器环境下视频流的采集与传输

提出了一种基于嵌入式技术的网络视频监控系统实现方案。系统以嵌入式Linux操作系统和嵌入式S3C2440微处理器为核心平台,建立基于TCP/IP协议的视频服务器,将摄像头采集来的图像数据压缩为MPEG-4视频流后,经过网络传输,完成对监控现场的网络视频监控任务。     

基于MPEG-4视频水印的一种实现

介绍了MPEG-4视频结构的特点,提出了一种基于MPEG-4视频码流的视频水印算法。该算法将离散余弦变换DCT（discrete cosine transform）与运动矢量MV（motion vector）相结合。对二值化处理后的水印图像进行离散小波变换DWT（discrete wavelet transform）,将小波变换后水印图像的低频系数嵌入到视频序列I帧DCT变换后的低频系数中,而将小波变换后水印图像的中频系数嵌入到视频序列B帧的MV中。实践证明,该算法既保证了水印的不可见性,又保证了水印具有较强的稳健性和鲁棒性。     

一种CAVLC解码器的研究与实现

熵解码算法性能好坏是H.264视频解码器性能高低的关键因素之一.基于上下文的自适应可变长编码CAVLC是H.264中采用的两种熵编码方案之一,通过对其解码过程的分析,用Verilog HDL实现了CAVLC解码器的硬件设计,用简单的加法操作代替耗时的查表操作,加快了解码速度,并实现仿真验证及综合,可达到1080p(@30Hz)视频的实时解码要求.     

一种基于MPEG-4的三维人脸表情动画算法

面向模型基人脸视频编解码领域,提出了一种基于MPEG-4的三维人脸表情动画算法.首先对编码端发送视频的首帧图像,利用Adaboost+Camshift+AAM(active appearance model算法检测人脸和定位特征点,接着特定化一个简洁人脸通用网格模型得到FDP(facial definition parameter);对于得到的FDP,解码端先用其特定化一个精细人脸通用网格模型,然后基于肌肉模型和参数模型相结合的方式来生成人脸表情动画,同时对人脸功能区进行划分.实验表明,该算法在FAP(facial animation parameter)流的驱动下可以生成真实感较强的三维人脸表情动画.     

基于FPGA的准循环LDPC码低时延译码器设计

针对准循环低密度奇偶校验码(LDPC码),提出一种基于FPGA的低延时译码器硬件实现结构. 该译码器基于最小和译码算法,充分利用FPGA的RAM存储结构及流水线运算方式提高译码吞吐量,降低译码时延. 该结构适用于大部分准循环LDPC码,且译码迭代一次只需约2倍缩放因子大小的时钟数量. 与非流水线译码结构相比,在不增加资源占有率的情况下,译码时延降低到原来的1/7.      

一种高效多标准视频解码器架构研究与设计

针对目前视频解码器实现方案存在的灵活度低、开发周期长、不能适应快速变化的算法升级等问题,提出一种面向多种视频编解码标准的通用视频解码器架构设计方案.采用软硬件协同设计方法,基于可编程同构多核处理器+协处理器的硬件架构,同构多核处理器采用指令级和任务级并行加速,协处理器采用硬件定制单元实现矢量加速,同时利用分布式片上便笺式存储器(Scratchpad Memory,SPM)代替数据Cache实现高效的数据存储系统,以应用广泛的H.264视频标准为验证实例.实验结果表明,基于本文所提架构实现的H.264视频解码器高效可行,平均并行加速比为9.12,相比于传统多核并行解码算法提高了1.31倍.     

HDTV音频解码系统算法优化及实现

Dolby AC-3是杜比实验室的第三代感知音频编解码系统,将心理声学模型溶入其中,大大地提高了编解码性能.本文介绍了Dolby AC-3音频标准解码算法的基本原理,并通过C程序实现该解码算法.详细推导了用两个N/4点的DCT-II来实现N点的改进离散余弦反变换(IMDCT)解码单元的优化算法,将此AC-3解码算法进行仿真试验,对仿真结果进行主客观评价.评价结果显示解码速度得到提高,为AC-3解码器的实时实现奠定了基础.