一种基于混合频率的微处理器设计方法

为了在微处理器结构优化的同时保持合理的硬件开销,提出了一种混合频率策略.它允许流水线模块根据各自逻辑复杂度选择不同的工作频率;通过提高简单模块的工作频率,并增加复杂模块的并行度,以实现流水线的指令吞吐率的优化.实验表明,相比商业化的处理器,该策略下的超标量结构在保持电路和功耗开销的同时,指令吞吐率平均有23%的提高.     

IA-64中软件流水失败的解决方法

软件流水是开发指令级并行性的重要方法之一.IA-64是支持软件流水的EPIC(显式并行指令计算)体系结构.通过对NAS Benchmarks和MediaBench中软件流水所需的寄存器进行分析,指出静态通用寄存器是导致软件流水失败的主要因素.提出了解决IA-64中软件流水失败的两种方法限制循环展开因子的启发式算法(RSU)和堆栈寄存器分配算法(SRA).RSU通过适当减小循环展开因子,增加了软件流水的成功率;SRA在静态寄存器和旋转寄存器之间达到了动态的平衡,提高了寄存器的利用率,更有效地提高了编译器的性能.     

JAVA智能卡微处理器的设计与验证

针对智能卡的应用特点 ,设计了一种流水线型 Java微处理器。使用一读一写的双口 RAM作为 Java堆栈 ,减小了存储资源的消耗。通过有限状态机对流水线的控制 ,在若干个时钟周期内完成了 Java智能卡虚拟机 (JCVM)的中等复杂指令的处理。提供了硬件陷阱机制 ,以支持 JCVM非常复杂和面向对象指令的软件仿真。整个设计实现了全部 16bit数据宽度的 JCVM指令和额外的扩展指令 ,用 VHDL 语言进行了行为仿真和寄存器传输级描述 ,Synopsys综合的结果为 1.3万等效门 ,在 10 MHz时钟频率下 ,通过了现场可编程门阵列的硬件验证。这个微处理器能够满足智能卡应用对微处理器成本和速度的要求     

NAND Flash流水线管理技术研究

NAND Flash在消费电子和PC领域应用相当广泛,随着ONFI标准的提出,部分闪存支持DDR读写方式,总线速率大大提高,闪存的存储管理技术显得尤为重要。本文基于NAND Flash存储管理硬件平台,针对流水线技术进行研究。主要研究流水线的数据通路和指令通路的构建方式以及指令控制方式。根据NAND Flash不同指令的特点,建立智能流水线指令控制器,最后测试和分析了流水线管理器的性能。     

一种静态和动态分支预测的组合方法研究

随着指令发射宽度和流水线深度的增加,分支预测成为影响现代微处理器性能的重要因素.传统分支预测策略的静态和动态分法并未充分利用二者各自的优点.提出了一种将静态分支预测和动态分支预测策略相组合的分支预测方法,然后用SPECint95基准程序对其性能进行了评估,仿真实验结果表明,提出的分支预测方法比传统的gshare预测器具有更高的预测准确率,并且与许多其它动态预测器相比,其硬件开销要小得多.     

VLIW体系结构微处理器功能验证模型

为了系统而有效地设计微处理器功能验证激励,针对VLIW体系结构微处理器的结构特征,特别是多操作流水线并行特征,提出了VLIW体系结构微处理器的功能验证模型,基于该模型, 针对一个规模为1 500 kbit等效逻辑门的VLIW体系结构微处理器, 完成了功能验证方案的制定和105周期功能验证激励的设计.     

IA-64谓词执行研究

IA-64是一种显式并行指令计算体系结构，支持全谓词执行，为发掘更多的指令级并行提供了新的途径和机会。谓词执行的目的是改变程序中固有的控制流程，将控制依赖转变为数据依赖，使指令级并行性识别从一个基本块扩大为一个Hyperblock，有效地增加基本块的大小，扩大指令调度的范围，从而增加基本块中的指令级并行性。     

基于FPGA的RISC微处理器的设计与实现

基于FPGA和电子设计自动化技术,采用模块化设计的方法和VHDL语言,设计一个基于FPGA的RISC微处理器.该微处理器主要由控制器、运算器和寄存器组成,具有指令控制、操作控制、时间控制和数据加工等基本功能,其指令长度为16位定长,采用立即寻址和直接寻址两种方式.仿真结果表明,基于FPGA的RISC微处理器的时钟频率为23.02MHz,且功能完全达到设计要求.     

数字信号处理器综合测试方案

该文以16位数字信号处理器测试为例,形成涵盖主要功能块的测试方案.对于指令部分,强调δ 和δ-的故障模型作为测试的重点;指令顺序先对内部寄存器读、写指令测试,然后测试其它指令;流水线指令测试按照数据条件、条件相关、转移相关的“写后读”方法进行测试;通用寄存器堆部分,结合边界扫描的MARCH B算法进行测试;中断部分,采用了全扫描链的中断测试算法;形成了整体数字信号处理器测试方案,并给出算法的测试程序、具体例子、测试程序统计结果.     

转移预测技术在高性能微处理器设计中的应用

在现代高性能处理器的设计中,需要采取各种技术来提高指令吞吐率以提高性能.首先简要介绍了流水线以及常见的指令转移预测技术,比较了各种不同的技术的优缺点和适用范围,最后对转移预测技术的发展作了展望.     

基于赋值判决图的AT89C51微处理器全速电流测试实验研究

全速电流测试是一种新的电路测试方法,以AT89C51微处理器为例,说明用全速电流测试进行微处理器测试的可能性.实验中将80C51内核的HDL描述转换为赋值判决图（ADD）,然后由ADD产生测试所需的指令序列,最后令微处理器重复执行产生的指令序列,并用普通的万用数字电流表测量微处理器消耗的平均电流.实验结果表明,用全速电流测试在指令级对AT89C51微处理器进行测试是可行的.通过测试所有的数据通路,不仅可以检测数据通路的故障,而且可以检测由于控制错误而引起的数据传送错误.     

ARM推出新款高能效微处理器

ARM宣布推出型号为“Cortex-Mo＋”的高能效微处理器，可为智能传感器、智能控制系统提供优化的超低功耗、低成本单片机，广泛适用于家用器具、白色家电、医疗监控、测量、照明、马达控制设备等领域。Cortex-Mo＋基于32位ARMy6内核架构，能耗是当今任何8／16位微处理器的大约三分之一，而性能上又比它们高出许多，它加入了多项全新设计的特性，包括加速GPIO和外围设备访问的单循环IO、改进调试和追踪能力、减少每指令循环数量和改进Flash访问的两级流水线，这些都采用节能降耗技术。     

80486极小指令集及其构造性证明

指令集是计算机系统结构的重要研究内容之一,众多学者对指令完全性进行了描述,但至今未见极小指令集的报道。在文中,寻找既具有基本功能,又无法由其它指令编程实现的计算机基本指令,研究计算机现有的最基本的计算行为。提出了指令的功能完全性和独立性概念,并在此基础上定义了极小指令集,这为计算机指令集的优化设计建立了理论基础。还从Intel 80486指令集中选定了一个子集I9,并构造性地证明了I9是IA-32处理器指令集的极小指令集。     

32位微处理器功能测试状态集的研究

基于微处理器指令译码功能故障模型，给出了各类指令所需的测试状态集应该具有的性质及其构造方法。     

用Verilog HDL 实现CPU基本流水线

用硬件描述语言Verilog HDL实现了CPU基本流水线，在寄存器级显示了CPU流水线的内部结构，指令的动态流水执行情况可以通过前仿真形成波形图进行观察．     

电视跟踪系统的专用处理机

本文讨论了用于实时电视跟踪系统的专用处理机设计方案,提出了微程序设计支持的、无机器级指令的、流水线状态结构的专用微型计算机设计思想.在设计中,以高速LSI位片式器件为基础,将微程序设计与流水线技术相结合,使处理机具有灵活、并行、高效率的特点.文中介绍了专用处理机的基本结构以及提高速度和效率的措施.     

RISC的流水线设计

提出了大多数指令在单周期内实现是 ＲＩＳＣ结构设计的新方法。为了达到单周期实现的目的，其关键是指令流水线的设计。采用这一方法实现了 ＲＩＳＣ整数部件ＩＵ，称为 ＱＨＲＣ。分析了 ＭＩＰＳ Ｒ２０００／Ｒ３０００， ＳＰＡＲＣ， ＭＣ８８１００和 ＱＨＲＣ等 ＲＩＳＣ指令流水线设计的方法，并讨论了有关寻址方式的某些特点。最后阐明了如何用并行处理的办法来提高计算机速度。     

基于通用抽象接口的CPU仿真

为实现对微处理器的仿真,基于虚拟机(Virtual Target Machine)方法设计出了一组微处理器抽象接口(Abstraction Interface).通过实现该组接口就可以建立相应的后端虚拟机,其仿真尺度包括了指令单步运行和对时序模拟、汇编代码的支持,并可根据前端调试命令而实现与宿主机平台无关的软件仿真.     

一种ARM处理器仿真器的设计

介绍了目前流行微处理器仿真技术,在此基础上提出了用面向对象语言(java)实现ARM处理器的仿真的设计思路。把软件仿真处理器划分为5个部分:指令集仿真,MMU仿真,CACHE仿真,流水线仿真,处理器内部寄存器仿真。重点介绍了指令集,MMU和流水线仿真的设计思路。     

基于RISC技术的指令流水虚拟系统

文章在“软件模拟硬件”思想指导下 ,实现基于RISC技术的指令流水虚拟机 ,突出介绍了利用VisualC + +的面向对象开发环境实现虚拟机器的基本构思、设计方法和过程 ,在虚拟机的设计和实现中应用了RISC与指令流水线两大技术 .该虚拟机的实现表明 ,在计算机上建立虚拟系统应用于实验、教学和进一步的研究中是具有可行性的 .