小型绝对式光电轴角编码器电路优化设计

为实现绝对式光电轴角编码器的小型化和智能化,设计了一种基于DSP2812和数字电位计的小型绝对式光电编码器处理电路。提出采用全数字化处理的方法实现粗、精码信号的处理;利用DSP内部A/D转换器实现粗码信号的放大、整形等功能,取消人工调试机械电位器及放大器、比较器等硬件;同时,将编码器精码信号幅值偏差、稳定性偏差的实时补偿算法嵌入到处理电路中。以16位编码器为实验对象,测试电路性能。实验表明,新设计的处理电路的直径仅为36 mm,且光电信号幅值变化率≤2%,直流漂移量≤2%,实时补偿时间约为2 s。其性能可靠,实现编码器机电一体式,缩小了航天设备的体积,且有效提高了编码器的环境适应性和测角可靠性。     

一种改进的QC-LDPC码及其编码器FPGA实现

为了提高低密度准循环奇偶校验码（quasi-cyclic low density parity check codes,QC-LDPC）的编码码率灵活性和降低该码的实现复杂度,提出了一种改进的 QC-LDPC 码构造方法,并通过构造校验矩阵设计出了几种高码率码型,仿真结果表明该码在中、长帧长时性能优于相近参数的传统 QC-LDPC 码;针对该码型设计了一种基于随机存取存储器（random-access memory,RAM）的编码器硬件架构,通过存储地址指针实现对校验矩阵的存储,使得编码器能灵活地实现变码率和变帧长编码。采用 verilog 硬件描述语言在 Spartan-3 XC3S1500芯片上实现了编码器。综合结果显示：新的硬件编码架构较基于移位寄存器的传统 QC-LDPC 码的编码器硬件架构,在编码延时保持相同而硬件资源大幅降低的情况下,编码器系统的最高频率达到了225．174 MHz,能满足高速编码需求。     

直接序列扩频信号快速捕获

提出一种新的基于频域并行搜捕法的改进型快捕电路结构.该结构利用设计复用技术实现FFT单元和IFFT单元的复用;通过软件计算本地伪码FFT,并将其结果存储在ROM中,使硬件规模大幅减少;采用并行设计提高系统的运算速度;采用块浮点算法提高动态范围和运算精度.整个快捕电路由一块FPGA XC2V3000-5实现,工作时钟为29 ns,精度为1/4码片情况下,伪码捕获仅需4.145 ms.仿真和测试结果验证了设计的正确性.     

新型光学编码器在大坝水位计量中的应用

在大坝、水电站、水库等水利工程中,常采用各类水位计量装置来实时检测水位变化情况。文章采用浮子式结构的水位计量系统,使用新型光学编码器作为水位信号采集装置,并介绍了该编码器的基本原理和工作特性。同时,从系统整体构架入手阐述了系统结构的设计方案,详细说明了编码器与系统的硬件接口电路和软件设计思想,最后由总体精度实验给出了该系统的综合精度指标。     

π-旋转LDPC码编码器的FPGA实现与分析

由于LDPC编码时生成矩阵往往不是稀疏的,因而编码器的设计较复杂.对一种性能优越、编码复杂度与码长成线性关系的π-旋转LDPC码进行研究,利用FPGA实现编码器的设计.分析编码器的硬件实现原理,应用MATLAB软件进行仿真研究.应用流水线处理方案构造硬件实现电路,用Verilog-HDL语言实现编码,给出Modelsim6.0功能仿真波形.编码仿真结果和软件计算结果相对比,除有一些逻辑延时外,功能完全相同,实现方案切实可行.     

高精度增量式光电编码器信号处理系统

为提高增量式光电编码器的输出精度,减小信号处理电路复杂度,提高伺服控制系统的稳定性,研制了一种单圈输出32 400 周期方波信号的高精度增量式光电编码器。该编码器外径为90 mm,码盘一周刻划3 240 线,数据处理系统可完成对莫尔条纹信号的40 倍准确细分。实验结果表明,此编码器输出信号精度正交性偏差小于15%,均匀性偏差小于20%,大幅减小了应用增量式编码器时伺服系统的抖动。     

基于DSP的伺服控制系统在非球面检测平台上的研究

根据高精度非球面表面检测的要求,提出一种用于微纳精度测量的非球面检测平台伺服控制系统.系统基于高性能数字信号处理器(以下简称DSP)芯片控制技术,采用德州仪器(Ti)公司的TMS320F2812运动控制开发板对三轴伺服电机进行实时控制.系统硬件上设计了DSP外围驱动电路,实现了对交流伺服系统的控制.反馈电路采用模块化设计,完成了对电机编码器和直线光栅尺输出信号的采集.在Windows操作系统下,用CCS2.0开发工具完成了DSP芯片软件上编程,包括数字比例-积分-微分(以下简称PID)算法,数字测速M/T法等,简化了外围硬件设计.系统具有完整的DSP芯片的运动函数编程以及硬件模块的扩展功能.最后通过实验在双轴工作平台上进行定位分析和稳定性仿真,系统达到较高的位置控制.     

基于单片机的转角测量系统设计

在明确测量任务的前提下,对增量式编码器的工作原理以及对其输出信号四细分处理的方法进行研究,在此基础上利用Proteus仿真软件对旋转编码器原始信号及经过四细分处理信号进行仿真分析,为合理选择硬件电路元器件找到充分的依据。进而构建了以AT89S52单片机为主控单元,增量式编码器为前端传感器,外加中间四细分辨相处理电路,选用LCD液晶显示器显示测量结果,实现信号采集和数据处理的硬件检测系统,所构建的硬件检测系统电路结构简单、成本低。     

HDB3编码器中的双极性实现

三阶高密度双极性(HDB3)码是一种双极性归零码.该文详细讨论了一种在HDB3编码器中实现双极性输出码的具体电路结构,也分析了该电路在实际应用中的注意事项.     

移动多媒体广播系统中LDPC编码器的设计与实现

本文设计了一种符合移动多媒体广播国家标准中的信道编码解决方案,并进行了仿真,结果表明标准中的QC-LDPC码在AWGN信道中极低信噪比情况下仍具有较好的纠错性能.同时根据标准所采用LDPC码的特点,分析了QC-LDPC编码的FPGA实现方法,针对T-MMB标准中准循环编码矩阵特点,采用流水线技术和并行结构相结合的方法,使编码器在结构、存储空间和时序上得以优化,提高编码效率.实现上述基于T-MMB标准的LDPC实时硬件编码器,在实时性、资源利用率方面均达到了预期的设计要求,具有良好的应用价值.     

PCM编码的ISP技术实现

在简述实现PCM(Pulse Code Modulation)逐次反馈编码方法的基础上,采用先进的ISP(In-System Programmable)技术现代电子设计平台和开发软件,以ispLSI1016E芯片为核心,辅以相应的外围电路,实现了PCM编码的硬件电路配置和功能仿真设计.     

RS(15,9)编码器IP Core的实现

RS编码器IP核设计的难点是提高编码电路的编码运算速度。采用基于多项式乘法理论的GF(2”)上4位快速有限域乘法的方法，提高了编码电路中乘法器模块的运算速度，并对传统的编码电路进行优化，从而解决了运算速度慢的问题。使用Verilog HDL语言和Verilog7．0软件，设计了RS(15，9)编码器，通过仿真及软、硬件验证了设计的正确性。     

基于双音多频技术的智能报警系统设计

介绍一种基于双音多频技术的智能报警系统的设计与实现.给出了系统的总体结构、系统各部分的硬件组成以及系统主要算法的实现.硬件设计包括红外对射电路、双音多频电路和AT89C2051单片机电路的设计.软件部分给出了防雷击算法设计、短路报警设计和断路报警设计.测试结果表明,本系统具有良好的实时性、稳定性,可以获得良好的报警效果.     

基于电压/频率转换的极简交流电压测量方法

为解决现有交流电压幅值测量方法中对模数转换器性能要求高、硬件电路复杂的问题,采用电压/频率 转换器将交流电压幅度信息调制成数字频率信号,通过分析数字频率信号,可计算出调制前的交流电压幅值。 推导出变换周期内电压/频率转换器的输出频率与输入交流电压幅值的数学关系; 在此基础上设计出仅含有电 压/频率转换芯片和一片双运放的交流电压幅值检测电路。实验结果表明,该方法正确,电路设计合理有效。 该方法利用数字频率信号易积分特性,将每个测试值均用于计算待测信号的幅度,提高了测试数据的利用率, 且简洁的电路设计提高了测量的稳定性。     

基于FPGA的光电编码器电路抗干扰设计

为了减少光电编码器在电磁干扰和机械振动的情况下容易出现的计数错误,提出了一种基于FP-GA的光电编码器抗干扰电路设计.应用VHDL语言对光电编码器电路进行描述,加入分频模块、滤波模块提高电路抗干扰性能,并对四倍频电路和计数电路进行了改进,给出了时序仿真图和资源使用情况.应用结果表明系统的抗干扰设计效果良好,提高了系统可靠性.     

基于FPGA的IMA-ADPCM 编/解码器的设计与实现

 详细研究分析了IMA-ADPCM算法原理及其实现过程,利用FPGA资源消耗低、灵活性强、速度快、性价比突出等优势,使用VerilogHDL硬件描述语言设计并实现了IMA-ADPCM编/解码器.该编/解码器通过了Modelsim仿真测试和Cyclone Ⅲ、Startix Ⅲ、Spartan 6以及Virtex 5等不同系列芯片的下载验证,确保编/解码器的正确性和稳定性.整个设计充分利用了FPGA芯片的资源、硬件结构简单、可靠性高,具有良好的应用前景.     

提高光电编码器分辨率的电路设计与分析

本文论述了提高光电编码器分辨率的电路设计方法,其中包括二倍频和四倍频电路的设计。同时,对各种类型的电路进行了比较和分析。     

一种基于运动检测的码率控制算法

运动检测和码率控制是面向监控的视频编码器重要的组成模块.传统视频编码器需要增加大量额外的存储器和电路完成以运动检测功能,且码率控制算法也比较复杂.为解决这两个问题,提出了一种基于运动检测的码率控制算法.在视频编码器的传统架构上,以较少的硬件消耗实现了运动检测,并以上述运动检测为基础实现了视频向量的复杂度分析和码率控制.实验结果证明,相对于传统算法,现提出的算法以较少的硬件消耗完成了运动检测和码率控制, 大幅降低了码率控制算法的计算量,达到了很好的效果,并对多种视频制式有较好的兼容性.     

一种编码器实时读出电路设计及处理方法

设计一个编码器实时读出系统。采用FPGA作为处理器对增量式编码器和绝对值编码器进行读值,然后将从编码器读入的数据信息转化为角度值,最后驱动液晶显示模块进行实时读出角度值。硬件部分主要包括一块FPGA控制器、两种编码器接入模块、一个LCD模块,以及外围配置电路。软件部分主要包括编码器数字信号接收、数据处理、LCD驱动显示。电路板可用于检验实验室采购的编码器,保障生产任务按时完成;也可以置于各种平台之上,用于实时显示方位角度值。