基于故障注入及诊断的测试性研究

本文主要介绍了故障注入与故障诊断在集成电路设计上的应用以及故障注入及故障诊断对于集成电路容错性和测试性设计的意义,将集成电路的测试性设计方法———边界扫描技术与故障注入和故障诊断的方法相结合,讲述了边界扫描、故障注入及故障诊断技术的电路原理。对电路系统测试性辅助设计进行了归纳和总结。     

JTAG软核设计与仿真

硬件系统的规模越来越大,复杂度越来越来高,对其进行测试也越来越困难,JTAG边界扫描技术较好地解决了传统测试的不足,边界扫描测试是一种新型的VLSI电路测试及可测试性设计方法。JTAG是符合IEEE规范的测试技术,JTAG的设计实现了测试复杂度的降低,适合进行大规模集成电路的测试。论述边界扫描技术的结构特征及软核设计方法的同时,分析了JTAG电路中数据传输的路径及电路对速度的影响,并以采样指令为例进行了功能仿真。     

基于JTAG的板级互连测试技术的研究

JTAG边界扫描机制是用于在线导通测试的新技术,它提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案,极大地方便了系统电路的测试.边界扫描技术克服了传统针床测试的缺点,而且测试费用也相对较低,这在可靠性要求高、排除故障要求时间短的场合非常适用.本文详细介绍了边界扫描技术的基本原理和结构,并提出了一种优化的测试算法,最后介绍了一种可以广泛应用、高效低廉的边界扫描测试方法,实现对芯片级、板级和系统级集成电路进行测试的功能.     

基于边界扫描技术的集成电路可测性设计

随着集成电路规模的不断增大，芯片的可测性设计正变得越来越重要。研究了目前较常用的边界扫描测试技术的原理、结构，并给出了边界扫描技术的应用。重点研究了基于边界扫描的外测试方式，即电路板上芯片间连线的固定故障、开路和短路故障的测试；利用硬件描述语言Verilog设计出TAP控制器，得到TAP状态机的仿真结果。     

基于边界扫描技术的集成电路可测性设计

随着集成电路规模的不断增大,芯片的可测性设计正变得越来越重要.研究了目前较常用的边界扫描测 试技术的原理.结构,并给出了边界扫描技术的应用.重点研究了基于边界扫描的外测试方式.即电路板上芯片间 连线的固定故障.开路和短路故障的测试,利用硬件描述语言-Verilog设计出TAP控制器,得到TAP状态机的仿 真结果.     

基于单片VLSI的边界扫描主控器的设计与实现

针对边界扫描主控器常规实现方案执行速度慢,与通用处理器配合的专用边界扫描接口芯片仍然是依靠处理器运行边界扫描软件,测试速度不高,设计灵活性受到了接口芯片的限制的问题,提出了一种基于VHDL语言描述、FPGA实现的边界扫描主控器的硬件实现方法,设计了边界扫描主控器的基本结构,完成了主控器的VHDL模块化设计,并通过Quartus II开发平台,对各模块进行时序与功能仿真,实现了边界扫描主控器的单片集成。结果表明:用FPGA实现边界扫描主控器,时序验证方便,测试码加载速度快,修改灵活、系统集成度高,是实现边界扫描技术的一种新的有效思路。     

一种提高含边界扫描器件电路板在线测试速度的新方法

在包含有边界扫描器件的电路板在线测试（In Circuit Test,ICT)中，采用边界扫描技术可以简化高密度集成电路的测试矢量生成。但如何在ICT中减少边界扫描测试矢量从而提高测试速度，是1个重要问题。本结合1个实例，讨论了ICT中，采用伪穷举法与DeltaScan法相结合，在保证原错误覆盖率不变的情况下减少测试矢量数，增加测试速度的方法。     

JTAG技术在PCB测试中的应用

印刷电路板越来越复杂,完整的测试变得越来越重要。上世纪八十年代,联合测试行动工作组（JTAG）开发出边界扫描的测试规范,这个规范后来被制定为IEEE1149．1—1990标准。边界扫描测试结构提供了一种方法,可以高效的测试PCB上面的器件,基于边界扫描的PCB测试技术是一项成本低廉、高效、高覆盖率的测试技术,较好的满足了复杂PCB板级测试方面的需求。     

基于仿真的功能级边界扫描测试码自动生成

分析了用边界扫描测试结构实现芯片功能级测试的方法,提出了一种基于逻辑电路的仿真波形生成电路功能级边界扫描测试代码的方法．利用该方法生成的边界扫描测试矢量可以完备地描述逻辑芯片的功能,从而对数字逻辑电路实现完备、高效和廉价的功能测试．     

雷达系统级测试的边界扫描方法

研究雷达机内自测试ＢＩＴ的实现及雷达系统级测试。依据结构可测性设计方法,采用可编程逻辑器件设计电路板级测试单元,把芯片级边界扫描扩展到雷达系统级测试,并将该方法应用到雷达信号处理机中,给出了板级边界扫描结构和系统级测量试的组成结构。