基于FPGA的WIMAX LDPC码译码器设计与实现

提出了基于TDMP-NMS算法的部分并行LDPC码译码器结构,其具有TDMP算法译码收敛快和NMS算法保持较好误码率性能下实现简单的优点.该译码器支持WIMAX标准中所有码长和码率LDPC码的译码.设计了一种基于桶形移位寄存器的重组网络单元,实现了对该标准中19种码长LDPC码译码的支持.采用一种适合于TDMP算法及其各种简化算法的动态迭代停止准则,使译码器能根据译码情况自适应地调整迭代次数.结果显示所提方案在提高译码器吞吐率的同时有效减少了译码器的硬件资源消耗.     

一种基于维特比解码的超高频RFID读写器解码器设计

车辆管理和生产管理等应用对超高频射频识别(UHF RFID)读写器的灵敏度有很高的要求.读写器数字基带解码器作为接收链路的关键环节,其误码率(BER)性能直接影响读写器的接收灵敏度.维特比解码是一种广泛应用于卷积码的解码算法,利用卷积码中码元间的相互联系实现纠错解码.本文首次将维特比解码移植应用于UHF RFID系统中的FM0编码的解码算法中.该解码器利用FM0编码的记忆性,结合维特比解码的纠错能力来降低误码率.仿真结果表明,该解码器在信噪比(SNR)为7.3dB的条件下,可以将误码率降至10-5.相对于最优接收机结构,该解码算法有2.5dB的信噪比优势.     

改进的Turbo码自适应迭代译码算法及其性能仿真

获得优良的差错控制特性和多次迭代处理产生大的时间延迟是一对矛盾.为了有效解决这一问题,对Turbo码机理和迭代译码技术进行了深入研究,在此基础上,提出一种改进的自适应迭代译码算法.该算法的实质在于其新颖的译码迭代终止判决策略.通过使用译码器产生的尾比特进行错误检测并设计合适的最小迭代译码次数Imin,可以确保在较低的误码率情况下,有效地减少平均译码处理的迭代次数.计算机仿真以及对仿真结果的比较分析证明了这种改进的Turbo译码算法能够有效减少译码时间延迟.     

一种新颖的Turbo码迭代方法

提出了一种新颖的turbo码迭代方法。这种方法通过修正译码器之间交换的外部信息 ,减少了计算误差。对成员译码器分别采用MAP ,Log_MAP以及MAX_Log_MAP算法时的turbo码的性能进行了仿真。仿真结果表明 :用MAX_Log_MAP算法译码时 ,采用这种迭代方法 ,turbo码的BER性能得到提高 ,并取得了与其他两种算法相近的译码精度。     

基于AWGN多次迭代的Turbo码与卷积码性能比较

分析了卷积码及由其发展出的Turbo码的编码原理,给出了这2种编码方法的结构特征和最大后验概率(MAP)的译码算法;分别对卷积码和Turbo码进行仿真,得到在码长1024尽可能多的迭代次数情况下的Turbo码误码率(BER)曲线和采用维特比译码方法的卷积码误码率曲线.通过比较2种编码方法的仿真结果验证了Turbo码编码和译码系统的性能比传统的卷积码系统性能优异的结论,提出并描述了尽可能多次迭代的Turbo码对卷积码在性能上的具体优势.     

基于FPGA的准循环LDPC码低时延译码器设计

针对准循环低密度奇偶校验码(LDPC码),提出一种基于FPGA的低延时译码器硬件实现结构. 该译码器基于最小和译码算法,充分利用FPGA的RAM存储结构及流水线运算方式提高译码吞吐量,降低译码时延. 该结构适用于大部分准循环LDPC码,且译码迭代一次只需约2倍缩放因子大小的时钟数量. 与非流水线译码结构相比,在不增加资源占有率的情况下,译码时延降低到原来的1/7.      

基于两种信息融合的turbo码帧同步器研究

提出了一种基于两种信息融合的turbo码帧同步器。对turbo码1步迭代外信息统计发现，帧同步与帧失步时turbo码的外信息的统计特性存在明显的差异。在信噪比极低的情况下，传统的基于同步码相关的方法已不能满足turbo码强译码能力的要求。为了进一步降低帧同步差错率，同时又不给系统带来太大计算延迟，对turbo译码器1次迭代后的最大后验信息和同步码字相关后的最大似然信息融合成一个置信度量，仿真表明：只需很小的额外计算量，这种方法能够获得比传统方法更低的帧同步差错率。     

并行级联分组码基于相关运算的叠加反馈译码

为了获得接近LLR算法的译码性能,对译码器的输出进行简单的相关运算,并对Chase2译码算法进行适当的改进,通过将接收信息与子译码器的输出软信息进行线性叠加反馈,实现了并行级联分组码的Turbo迭代译码。仿真研究验证了算法的有效性。     

并行级联分组码基于相关运算的叠加反馈译码

为了获得接近LLR算法的译码性能,对译码器的输出进行简单的相关运算,并对Chase2译码算法进行适当的改进,通过将接收信息与子译码器的输出软信息进行线性叠加反馈,实现了并行级联分组码的Turbo迭代译码.仿真研究验证了算法的有效性.     

基于AWGN信道下Turbo码的性能仿真及分析

给出Turbo码在AWGN信道下的仿真系统结构。仿真系统的Turbo编码器由2个相同的分量编码器通过交织器并行级联而成，编、译码器中所用的交织器为随机交织器，SISO译码算法采用Log—MAP算法，通过计算机仿真，对RSC结构、交织器长度、凿孔和循环迭代次数等主要因素进行分析。结果表明：由于Turbo码很好利用迭代译码方法以及香农信道编码定理中的随机性编码译码条件，在AWGN信道的低倍噪比条件下Turbo码能发挥良好性能。