MP3解码在数字信号处理芯片上的并行实现

由于MP3解码算法比较复杂,其中大多数运算是32位的运算,但是一些数字信号处理(DSP)芯片只支持16位的定点运算.为了在支持16位定点并行运算的数字信号处理(DSP)芯片上并行实现MP3解码程序,通过研究MP3定点解码程序中的运算特点和常用的支持16位定点并行运算的数字信号处理(DSP)芯片的特点,提出了MP3解码程序中32位的加法、减法和乘法运算在支持16位运算的DSP上的并行实现方法.实验表明,该算法充分利用了DSP芯片的并行功能,解码效果与参考C代码解码效果一致.     

FPGA+DSP航片并行处理系统

研究了一种采用FPGA +双DSP的航片高速并行处理系统 ,并用区域分解算法对航片处理任务进行划分与分配 .FPGA实现对航片预处理 .DSP实现航片高层处理 .DSP部分由双TMS32 0C6 2 0 1芯片构成高速运算处理单元 ,峰值处理能力每s可达 3.2× 10 9条指令 .FPGA和DSP具有各自的存储器 .在系统中应用符合数字图像处理特点的区域分解并行算法 ,这样使在空间域串行图像处理算法得到并行化 ,从而合理地对任务进行划分与分配 ,同时保证各DSP处理机负载平衡 .该方法适合多种图像处理算法 ,实现简单 ,大大减少了开发的工作量 .经试验表明 ,该实时航片处理系统具有高效、简单、可靠的特点 .     

PC机和DSP之间高速通信的实现

现在生产的DSP芯片一般都集成了同步串行接口,在实际的DSP应用系统中,为了实现UART功能,必须通过外电路的扩展来完成.介绍了用一片TL16C750来实现PC机和DSP之间的高速串行通信.介绍了TLl6C750的性能及与通信有关的寄存器,给出了TL16C750在TMS320VC5402与PC机通信系统中的硬件应用电路及TMS320VC5402初始化TL16C750的软件编程 .     

基于DSP的直接数字频率合成

讨论了采用数字信号处理方法实现直接数字频率合成的原理，给出了用数字信号处理芯片（DSP）实现的软件流程和硬件框图，利用DSP实现的直接数字频率合成器具有输出的频率种类多，频谱好及硬件结构简单可靠等特点。     

卫星信道模拟器数字下变频系统设计

在卫星信道模拟器的设计中,中频模拟信号经A/D采样后得到大量的数据流,如果直接送给DSP处理,将会给DSP带来巨大的运算压力。为此,提出了采用专用数字下变频芯片AD6620先对其进行处理的设计方案,将信号由中频搬移到基带,以降低进入DSP的数据速率,从而使卫星信道模拟器达到更好的实时性。给出了数字下变频系统的整体硬件设计方案和系统参数的设置方法,仿真结果验证了该设计方案和参数设置的有效性。     

低密度奇偶校验码在数字信号处理器上的实现

研究低密度奇偶校验码(LDPC)的数字信号处理实现,并采用TMS320C5409DSP芯片进行算法实现.优化和积算法中的具体运算,调整译码顺序,将硬判决放入变量节点中运算,校验和放入校验节点运算中,避免重复寻址,给出与现场可编程门阵列的通信方法.在时钟频率为20 MHz,译码迭代次数为10次时,测试得到的速率为20.4 kbit.s-1.     

TMS320VC5402与模数转换器AD1674的接口设计

DSP系统是一种新型的快速数字处理系统,它处理的必须是数字信号,这就需要通过前向通道和后向通道使DSP芯片能用于实际系统,模数转换差不多是DSP的必需的外围电路.介绍了高性能定点DSP芯片TMS320VC5402和ADC芯片AD1674的主要特点,设计了基于TMS320VC5402与AD1674的接口电路并利用C语言进行了硬件程序设计.     

基于Tusb3210的PC与DSP之间的高速通信

在数字信号处理系统中,DSP芯片与主机经常需要实时传输大量的数据.近年来主要采用USB总线传输方式.采用TI公司的Tusb3210芯片实现DSP与PC之间的高速通信.通过给出接口方式,介绍了Tusb3210芯片的特点、DSP芯片的HPI接口以及利用DSP的HPI口实现了DSP与Tusb3210之间的硬件接口,并分析了此设计的硬件结构及其给出了初始化的部分软件编程.     

用TMS320C25实现IIR数字滤波器

本文介绍了用TMS320C25单片数字信号处理器实现无限冲击响应(IIR)数字滤波器的实时滤波技术,阐述了以2阶基本节为子节的级联型结构IIR滤波器的实现原理.按照实时处理原则,重点放在如何减少处理时间和所需的数据存储单元,采用TMS320C25内部定时中断来控制采样速率.以实现级联型4阶IIR椭圆数字低通滤波器为例,给出了TMS320C25汇编语言源程序,并给出了所实现的滤波器频率响应.     

TMS320C25构成的脉动阵列用于干扰抵消的性能分析

在拖曳线列阵声呐等场合,使用三角脉动阵列构成自适应阵处理器来抵消干扰源,正在受到人们的重视.本文给出了一种用DSP芯片TMS320C25构成的三角脉动阵列硬件结构和软件框图,并通过实验讨论了这种阵列处理器用于抵消单频干扰的能力,结论是:用TMS320C25这类芯片构成三角脉动阵列,可以获得较高的数据吞吐率,在声呐领域有广阔的应用前景.     

基于FPGA与DSP的嵌入式GNSS接收机设计

随着GNSS接收机应用的不断深入,其对系统功耗、体积等性能的要求越来越高,大规模集成电路芯片如现场可编程逻辑门阵列(FPGA)和高速数字信号处理器(DSP)等在嵌入式GNSS接收机设计中得到广泛应用。卫星信号数字处理是接收机的核心部件之一,本文提出了一种基于FPGA与DSP模块化的嵌入式接收机的基带信号处理系统设计。利用FPGA完成基带相关器的设计,并由DSP实现卫星信号的信号处理和定位导航解算。通过静态测试试验,说明所设计的GNSS接收机具有体积小、功耗低和实时性强等特点。     

DSP控制的两路音频信号实时采集电路的设计与实现

利用两片A/D-D/A转换芯片TLV320AIC10以主从控制方式组成两路实时采样电路,采样结果经DSP芯片TMS320C5402的多通道缓冲串口0送入DSP中进行处理,实现了两路音频信号实时采样系统的硬件电路设计.采用C语言和汇编语言混合编程的方法,实现对该系统的软件程序设计.     

一种DSP系统中液晶显示方法的设计

在以DSP 芯片为核心的测量系统中经常采用液晶来显示数据处理结果,由于速度上的差异需要合理设计匹配接口,给出了一种采用单片机89C2051作为高速DSP与液晶模块间的缓冲接口设计方法. 利用异步通信芯片TL16C550实现DSP芯片TMS320VC5402与89C2051之间串行通信,并由89C2051对液晶模块进行控制显示.这样既保证了DSP的高速数据处理能力,又简化了液晶显示控制,是一种有效的解决方案.     

基于TMS320C5402的高速数据采集系统设计

文章给出一种基于TMS320C5402的高速数据采集方案。以DSP作为数据采集、传输和存储的核心控制器。通过TMS320C5402的McBSP接口与ADC芯片DSP102无缝连接,实现大容量数据的采集,克服了单片机系统运算能力有限、数据处理速度慢的缺点。用DAC芯片程控信号调理电路的放大倍数,提高了系统的测量范围。介绍了系统的硬件设计方案和软件设计思想,证明了系统具有实时高速、精度高及可靠性好的优点。     

TMS320LF2407中断系统分析及C语言编程

中断处理是DSP应用系统中必不可少的一个重要环节。阐述了DSP芯片TMS320LF2407的中断机制和中断处理过程,并且给出了用C语言编程实现中断处理过程的思路和实例。     

DSP在ADSL技术中的应用与实现

ADSL Modem是ADSL系统的关键配置，而DSP又是ADSL Modem的核心。探讨最新DSP技术在ADSL Modem上的应用对它的性能提升有很大的帮助。本文给出了用DSP芯片TMS320C5510实现这一技术的基本思想并给出了一种具体的实现方案。     

TMS320VC33的特性及其硬件设计

DSP芯片具有功耗小、高度并行处理的优点,针对TI公司生产的TMS320VC33的主要特性,介绍了浮点DSP芯片VC33的内部结构、时钟电路、JTAG仿真、引导程序的设计等.与以往的DSP芯片相比,VC33的特殊数字处理指令集可使它的运算速度达到150MFLOPS,75MIPS,指令周期为13ns,因此大大降低了运算时间,可以满足众多领域的实时处理要求.     

数字中频相关器

本文对扩展频谱通信的中频相关器的数字化进行了可行性研究，主要分析了量化，频差对数字相关器的性能影响，并且选用美国Ｈａｒｒｉｓ公司生产的ＨＳＰ４５２５６芯片做成８＊３２相关器。     

基于FPGA的高频数字合成技术设计与实现

本文介绍了直接数字频率合成技术(Direct Digital Frequency Synthesizer,简称DDS)的原理和特点。研究了用FPGA实现DDS的设计方法,给出了为提高芯片运算速度而采用的并行进位加法器、流水线架构的优化方法,采用了线性插值查表法实现DDS的方案。给出了采用ALTERA公司的Cyclone系列FPGA芯片EP1C6144C8进行直接数字频率合成的波形仿真图。简述了程序逻辑运算过程中产生毛刺的原因,并提出消除毛刺的四种方法。     

DSP的发展及定点、浮点处理方法的比较

简介了数字信号处理 (DSP)技术近年来在软、硬件方面的进展及其广泛的应用 .本文针对定点处理方法、浮点处理方法着重分析了其运算精度、误差指标以及处理系统的功能、性能 ,提出了对DSP系统设计改进的一些看法