基于ZEVIO 1020的JPEG解码设计与实现

以LSI Logic公司的双核嵌入式处理芯片ZEVIO 1020为核心,构建了一个高性能的JPEG解压缩处理系统,并根据处理器中ARM9和ZSP400的配合调用机制.该系统从SD卡中获取压缩数据,经过熵编码、反量化、IDCT变换等步骤,实现了JPEG压缩数据的快速解码.实验结果表明,所设计和实现的解码系统具有高性能、高效率、低成本的特点.     

基于NiosII的电子收费专用芯片验证与测试平台设计

通过NiosII处理器及可编程片上系统(SOPC),设计了一套电子收费(ETC)专用芯片的验证与测试平台.该平台采用Altera CycloneII EP2C35F672C6N现场可编程门阵列(FPGA)芯片,根据ETC专用芯片的功能,对FPGA芯片内的NiosII处理器核配置相关外设,并编写NiosII应用软件,完成ETC专用芯片的FPGA验证和测试.实践表明,该平台可以提高系统的可复用性,缩短芯片开发周期,降低成本.     

面向多媒体移动终端的DSP脚本语言设计

移动终端像移动电话等正在采用双核处理器.这种处理器包含MPu和DSP两种核心,双核处理器有利于移动终端性能的提高和功耗的降低,但它会使软件的发展更趋复杂,因为MPU和DSP都要求各自的开发程序.为了改进双核系统对软件发展的要求,研制出了一种DSP脚本语言,其运行环境可以和MPu匹配,阐述了这个系统的设计、运行和评价.     

CERCIS:一种视频媒体编解码片上系统的设计实现

基于面向特定应用的可配置处理器架构及其设计方法,设计并完成了一种视频媒体编解码片上系统芯片,它具有通用数字信号处理器的柔性编程及特定目标应用时的高性能等特点。该视频编解码片上系统由编码和解码2部分组成,编码和解码部分都采用相同的媒体信号处理架构。媒体信号处理编码、解码架构中分别包含一个8发射超长指令字数字信号处理器核,还包括实现视频媒体应用的专用数据传输单元,变长编解码单元以及接口单元,可以完成H.263视频媒体编码和解码。在0.13μm工艺库下模拟验证表明,该片上系统在17MH z工作频率下可完成15帧/s QC IF图像的H.263编码,在10MH z工作频率下可完成15帧/s QC IF图像的H.263解码。     

应用Hill—Marty推论对异构多核处理器设计的分析

利用Hill-Marty的多核处理器加速比的推论（芯片中用于共享缓存、互连网络和内存控制器等片上资源不考虑在内）,在异构多核处理器中的强内核和弱内核分别与同构多核处理器中的内核性能相同的情况下,计算得出使得异构多核处理器比同构多核处理器性能更优的等价基本核的结构分配方式,从而提出了最优的异构多核处理器核结构配比的设计方案。     

混合式可重构数字多核并行处理器平台

一种高性能、RISC-VLIW融合的多核、可重构数字媒体处理器已经从专利发明顺利形成了一个先进的数据处理器设计平台(Digital Multi-processor Platform)。研发的结果体现若干先进处理器技术的融合。(1)应用:低功耗并行运算处理覆盖数字信号处理(DSP)、数字媒体处理(DMP)和超级并行处理器(SPP)的应用扩展领域;(2)体系结构:精简指令(RISC)和超常指令字(VLIW)处理器融合于同一个可配置的平台;(3)运算能力:处理器群调用异构的通用处理器核,使用两类处理器核实例:通用处理器核(包括ALU等的通用运算)和专用处理器核(包括DDCU的用户自定义运算核);(4)可配置和可重构:硅编译器、SoC集成工具、用户自定义运算单元、多核间的和槽内的流水线、包括运算单元的现场编程;(5)设计自动化平台:专用工具用于设计、分析与验证;与商业电子自动化设计(EDA)流程接口;(6)产品模式:硅知识产权(Silicon IP)、通用处理器芯片系列(IC Series)、定制单片系统(SoC)。命名为Fusion的融合式数字多核处理器平台把数个先进处理器技术集成到一个统一的体系结构和设计环境之中...     

DM6446平台下车道线检测系统设计与实现

为了克服传统的"驾驶员-汽车-道路"闭环汽车驾驶模式中存在的缺点,提高车辆行驶安全,提出一种基于ARM+DSP架构的嵌入式实时车道线检测系统.介绍该系统的总体架构和异构双核处理器的数据处理流程及系统核心算法的实现和优化方法.同时提出了针对DM6446异构双核开发平台的系统实现方案,并通过实验验证了系统的有效性.     

应用Hill-Marty推论对异构多核处理器设计的分析

利用Hill-Marty的多核处理器加速比的推论(芯片中用于共享缓存、互连网络和内存控制器等片上资源不考虑在内),在异构多核处理器中的强内核和弱内核分别与同构多核处理器中的内核性能相同的情况下,计算得出使得异构多核处理器比同构多核处理器性能更优的等价基本核的结构分配方式,从而提出了最优的异构多核处理器核结构配比的设计方案。     

MPEG-4解码在ZEVIO 1020双核处理器的实现

以LSI Logic公司的双核嵌入式处理芯片ZEVIO 1020为平台,构建了一个高性能的MPEG-4解压缩处理系统.与一般的解码系统相比,本系统采用了基于ARM9和ZSP 400的双核解码实现机制,同时应用了三种优化方法:基于系统本身的优化,IDCT算法的改进和纯手工的汇编优化.实验结果表明,MPEG-4在ZEVIO 1020上的实现方法和优化策略极为有效,能完全满足实时解码的要求.     

视频多核处理器结构

随着多核处理器系统复杂度的增加以及视频标准多样性的增加,视频多核处理器的设计难度和成本也大幅度增加.为了得到一个通用而又高效的多核处理器设计平台,以减小多核系统设计的复杂度,提出一种新型视频多核处理器结构.该结构采用新颖的任务管理和同步机制.基于该结构实现了MPEG4标准Simple Profile的实时解码器.测试结果表明: 该结构可以容易地实现对MPEG4视频流的实时解码,对于视频信号处理有较高的效率.该结构能够容易地支持多标准应用,可以作为一种灵活通用的媒体处理器设计原型.     

基于达芬奇技术的视频监控系统研究

统视频处理平台,采用DSP(Digital Signal Processor)结合ARM(Advanced RISC Machines)处理器的体系结构,印刷电路板的空间较大,双核总线的数据吞吐量低,双核处理器间数据交互方案复杂。为此,给出了基于达芬奇技术的解决方案。该方案以双内核处理器芯片DM6446为核心,在达芬奇平台上实现了嵌入式Web服务器、视频采集编码和视频传输功能模块,从而搭建起B/S架构的视频监控系统。研究结果表明,该系统具有高效的处理能力、平衡的内部互连以及专用外设组合的优点,分别适配到ARM和DSP内核中,可使ARM与DPS发挥各自功能的同时又相互配合,从而实现了单芯片的系统级性能优化。     

双核嵌入式处理器的低成本USB接口设计

对照数据手册的时序要求优化硬件逻辑设计,解决了双核嵌入式处理器TMS320VC5471和USB芯片PDIUSBD12时序不兼容的问题。在此基础上完成了USB系统的底层固件编程,顺利实现了双核嵌入式处理器与USB部件的通信。最后详细介绍了USB的工作原理及初始化枚举等的工作过程。由于PDIUSBD12有价格低廉、性能可靠等诸多优点,所以既保证了USB系统的整体性能,又有效地降低了ARM系统的成本。     

基于FPGA的小车自动行驶控制系统的设计与实现

设计了一个小车自动行驶控制系统.该系统以一个基于流水线结构CORDIC算法设计的双核FFT处理器为基础,实现语音信号的频谱分析,并通过提取MFCC语音特征,与模板库中数据指令进行对比,进而产生控制信号,最终由FPGA控制的无线通讯模块来实现对小车常用基本操作的语音控制.系统在DE2实验开发平台上进行下载测试,结果表明该系统可实时地完成对语音指令的响应,同时系统具有硬件结构简单、实时性好、可靠性高等特点,可广泛应用于语音识别控制领域.     

基于嵌入式系统的视觉目标跟踪

过去的半个多世纪以来,人工智能技术得到了高速发展,这给当今的智能监控技术提出了更高的要求.本文设计了一个用于机动目标视觉跟踪的嵌入式系统,实现了系统的小型化与智能化.系统硬件采用ARM+DSP双核结构的处理器作为主控制器;软件部分采用粒子滤波方法作为目标跟踪算法,文章介绍了粒子滤波算法的基本原理及本文中的实际应用,并给出了系统的目标跟踪测试结果.     

基于NiosⅡ的电子收费专用芯片验证与测试平台设计

通过NiosⅡ处理器及可编程片上系统（SOPC）,设计了一套电子收费（ETC）专用芯片的验证与测试平台．该平台采用Altera CyeloneⅡ EP2C35F672C6N现场可编程门阵列（FPGA）芯片,根据ETC专用芯片的功能,对FPGA芯片内的NiosⅡ处理器核配置相关外设．并编写NiosⅡ应用软件,完成ETC专用芯片的FPGA验证和测试．实践表明。该平台可以提高系统的可复用性,缩短芯片开发周期,降低成本．     

ReSim:一个面向可重构处理器的仿真平台

针对可重构处理器ReMAP(reconfigurable multimedia array processor)面向视频高清编解码提出的灵活互联、计算资源密集、易于扩展的结构优化需求,提出了一个基于模块化分层设计、时钟周期精确的可重构处理器仿真平台ReSim.该仿真器基于3级软件框架层次搭建,设计了可快速仿真多种互联结...     

基于MEMS的惯性导航系统研究与设计

提出了一种基于MEMS的捷联式惯性导航系统硬件和软件设计方法。设计了以ARM9处理器为核心的硬件平台,介绍了核心处理器及惯性器件的选型,给出了硬件系统组成;提出了基于嵌入式实时操作系统的软件设计方法,给出基于该操作系统的多任务设计方法及导航算法流程;该导航系统能够实现MEMS信息的实时提取、计算、位姿输出。     

基于ARM和VxWorks的家庭网络控制系统

采用了应用广泛的ARM处理器S3C4510B作为家庭网络控制系统的主控芯片,VxW orks嵌入式操作系统为该控制系统的软件平台,并采用10M/100M以太网为信息传输的媒介,探讨了在IP网络环境下家庭网络控制系统的架构,包括系统组成、硬件配置、软件设计、工作原理、功能等各方面.实验结果表明嵌入式家庭网络控制系统可以在C/S模式下对信息家电进行有效远程监控.