基于有限状态机的硬件木马设计和插入

针对集成电路设计和制造中存在的硬件木马问题, 提出一种新的模型来提高木马检测能力。该模型基于有限状态机, 比组合电路型木马难于触发和检测。同时, 木马电路插入位置的选择也可以有效规避路径延时检测方法。实验选择ISCAS’89基准电路中的S349作为目标电路, 对功能和延时信息进行仿真。实验结果表明, 这种类型的木马难于激活, 并且选择合适的插入位置可以有效隐藏延时信息。     

基于最大间距准则的硬件木马检测方法研究

针对硬件木马检测问题,分析了功耗旁路信号的统计特性,建立了木马检测问题的物理模型.在此基础上,提出了一种基于功耗旁路信号的硬件木马检测方法,该方法利用最大间距准则(MMC)处理旁路信号,构建体现基准芯片与木马芯片旁路信号之间最大差异的投影子空间,通过比较投影之间的差异检测集成电路芯片中的硬件木马;采用物理实验对该方法进行了验证,通过在现场可编程门阵列(FPGA)芯片上实现的高级加密标准(AES)加密电路中植入不同规模的木马电路,分别采集功耗旁路信号(各1 000条样本),并利用MMC方法对样本信号进行处理.实验结果表明:MMC方法能有效分辨出基准芯片与木马芯片之间旁路信号的统计特征差异,实现了硬件木马的检测.该方法与Karhunen-Loève(K-L)变换方法相比,有较好的检测效果.     

工艺偏差下基于因子分析的硬件木马检测方法

针对侧信道硬件木马检测方法受到工艺偏差噪声和测试噪声影响的问题,提出了一种基于最大似然因子分析结合聚类判别的硬件木马检测方法.首先获取待测芯片的功耗信息,利用因子分析的方法提取公共因子,并利用最大似然方法计算因子载荷矩阵,最后使用分层聚类方法对因子载荷矩阵进行分类,区分出含有硬件木马的待测电路.利用现场可编程门阵列检测平台在考虑工艺偏差影响的情况下进行了实验验证,结果表明:在母本电路等效门数约为4 292个与非门的情况下,采用基于因子分析结合聚类分析的硬件木马检测方法可以在工艺偏差条件下有效检测出占母本电路面积比0.44%左右的硬件木马.     

基于子空间域特征提取的硬件木马检测方法

为了解决制造变异和噪声对已有硬件木马检测方法的挑战和干扰,提出了一种新的微弱木马信号检测技术,能够在较大的制造变异和噪声的背景下提取出木马特征信号.首先,将木马检测问题建模为特征提取模型,然后提出了一个基于时域约束估计器和主成分投影的统一子空间木马检测方法.并通过特定的子空间投影或重构信号分析,证实弱小的木马信号可以与各种噪声和干扰区分开来.该方法为已有的硬件木马检测方法提供了一种通用的消除制造变异和噪声影响的方法.设计实现了2个时序硬件木马,在ISCAS89基准电路上进行了仿真实验验证,并在FPGA上进行了硬件实物验证,实验结果均表明了所提方法的有效性和高检测精度.     

基于旁路分析的硬件木马检测方法

集成电路芯片在不受控的制造过程中可能会被嵌入恶意电路结构,形成硬件木马,这给集成电路芯片的可靠性和可信度带来了极大的隐患,而利用传统的测试技术很难发现这些硬件木马.针对这一问题,文中提出了一种非破坏性的、基于旁路分析的硬件木马检测方法,它通过对芯片功耗瞬态变化情况的分析,采用奇异值分解算法对功耗进行统计处理来检测芯片中的硬件木马.在FPGA芯片上的硬件验证结果表明,即使在测量噪声和工艺扰动较大的环境中,文中方法也能检测出面积比原始电路小2个数量级的硬件木马.     

基于侧信道分析的硬件木马建模与优化

针对集成电路中的硬件木马问题,开展了基于侧信道分析的硬件木马电路功耗模型的设计和优化工作.在完成建模的基础上,分析了木马电路对模型参数的影响.针对木马检测中的工艺偏差噪声问题,提出了一种基于主成分分析的模型优化算法.该方法利用协方差矩阵完成数据的投影变换,从而减小工艺偏差噪声对测试的影响.经仿真验证表明建立的模型与实验得到的数据基本符合.通过对测试电路进行蒙特卡罗分析,完成了工艺偏差噪声的仿真,同时验证了模型优化算法的有效性.     

基于RS232协议时隙的硬件木马设计

密码芯片的硬件安全模块在IC生产和制造的过程中易被植入硬件木马等恶意电路。鉴于硬件木马的强大功能,提出了基于RS232协议时隙的硬件木马设计方法。利用RS232协议的异步特性,对其发送密文字节间的时隙进行编码,从而实现密码芯片中密钥的隐蔽泄漏;并通过功能分析和电磁旁路分析两种方法成功检测出木马所发送出的密钥。实验表明,该硬件木马在占用不到40个寄存器的情况下,成功实现了DES密钥的泄漏。     

基于自组织竞争神经网络的硬件木马检测方法

针对目前硬件木马的侧信道检测普遍采用基于降维与主特征提取的分类方法,该方法在选取有用信息过程中可能会损失包含木马特征的关键信息这一问题,提出了一种基于自组织竞争神经网络的硬件木马检测方法.该方法在不损失有用信息的基础上,采用无监督学习的方式建立数学模型,对母本信息与待测信息进行分类判别.基于FPGA搭建了验证系统并对侧信道电流信息进行采集.数据处理结果表明:该方法可以有效检测出占母本电路面积0.16%的硬件木马.     

一种基于缩短激活时间的硬件木马检测方法

通过对硬件木马的激活过程进行建模,分析了影响激活时间的主要因素,提出一种在集成电路设计阶段插入木马检测专用模块(MFTD)的方法,即在电路中翻转概率低的节点处插入特殊结构的门单元,使电路中所有节点翻转概率都大于特定值.基于ISCAS′89基准电路s386的仿真结果表明:通过合理设定电路中节点的翻转阈值,该方法能够在检测阶段有效增加电路的开关频率,缩短木马的激活时间,提高检测效率,同时使面积开销较小.     

基于多元正态分析的硬件木马检测研究

针对硬件木马旁路检测中投影变换等方法可能造成的多点关联信息丢失问题,从旁路信号的点特征分析入手,对旁路信号轨迹多元正态分布特征的检验方法进行了分析和验证,采用多元正态分布的概率密度函数来描述金片旁路信号的分布特征,针对不同数据激励下的旁路信号轨迹,采用成对数据的t检验方法进行硬件木马判别.在FPGA平台上实现的8051微处理器中分别植入5种类型的硬件木马,并对电磁旁路信号进行了检测验证实验.实验结果表明:该方法能够成功检测逻辑规模低至0.05%的硬件木马.