基于FPGA的非均匀信道化接收机的实现

阐述了基于多级滤波器组信道化接收机实现信道非均匀划分的原理及模型.采用现代DSP Builder设计工具和FP-GA硬件平台,对模型中关键的复信号多相滤波器组信道化接收机(PFCR)进行了4信道的设计实现.实验结果表明,采用FPGA可实现多信道非均匀划分.     

适应VANET拓扑瞬态时变的多相滤波器组信道化方法

车载网络拓扑结构容易受到瞬态时变干扰。为了保证信号的完整性,提出一种改进的实信号多相滤波器组信道化方法。此方法利用实信号频谱对称特征,将信道进行对称划分,然后在多相处理前端进行比现有多相滤波器组信道化结构高2倍的抽取处理,进一步降低了后续处理的数据速率,最后对复指数调制部分进行的优化处理使该结构的硬件实现效率更高。此方法在和现有方法达到相同效果的前提下,大大降低了复杂度,提高了车载网络中实时信号处理的能力,在通信接收机以及各种子带分离系统中也具有很广泛的应用前景。     

基于FPGA的信道化数字接收机的研究与仿真

雷达电子战数字信道化接收机能够处理同时到达的多个信号并有较高的截获概率,是当前国内外研究重点。采用了一种基于多相滤波结构的宽带数字信道化接收机方法,通过信道化降低后续信号处理速度,可满足宽频段覆盖、高灵敏度、高截获概率和实时处理能力。对系统基于FPGA实现信道化数字接收机,时分复用完成算法。     

数字式信道化单比特接收机技术

现代战争信号环境对电子战接收机提出了更高的要求,侦察与反侦察、干扰与反干扰的斗争尖锐激烈,传统的接收机正面临着严峻的挑战.本文提出了数字式信道化单比特接收机的设计方法,它应用了数字信道化中的多相滤波技术,并在后续处理中结合了新一代宽带接收机中的单比特接收方法,提高了电子战(EW)接收机的接收性能.使得它可以在同一个信道中处理两个同时发生的信号,频率分辨率和精度都大大提高.最后,通过仿真分析验证了此方法的可行性.     

高速高效信道化接收机及其FPGA实现

讨论了基于多相滤波器组的高速高效信道化接收机基本原理以及FPGA具体实现方案.该方案利用多相滤波的高效性和FFT的灵活性,大大降低运算速率和运算量,能够对前端上百兆带宽信号进行实时处理.系统仿真结果证明了该方法是对宽带信号具有全概率截获的能力.     

带宽准匹配的高灵敏度数字信道化接收机

提出一种通过多级检测和综合分析实现可变带宽数字信道化接收机的方法. 设计了该数字信道化接收机的实现原理和具体工作流程,对系统硬件实现框架及软硬件体系结构的建立进行了讨论. 针对数字信道化接收技术实现中信道宽度和接收机灵敏度之间存在的矛盾,使用该方法进行了具体的参数设计. 研究结果表明,该方法可对多种带宽信号实现与其带宽对应的准匹配接收,最大程度地提高信号检测灵敏度.     

一种基于多相滤波器组的信道化接收机设计方法

提出了一种基于多相滤波器组的信道化接收机的设计方法。该方法可以满足宽带侦察系统实时性和带宽的要求，较好地解决了高速A／D芯片与低速信号处理器之间的矛盾问题，并且易于在大规模集成电路上实现，文中还对参数编码器的设计进行了简要地介绍．     

基于信道化接收的数字射频存储系统设计

提出一种基于数字信道化接收的数字射频存储(DRFM)系统设计方法.介绍了数字信道化接收原理及其工程实现结构,在传统DRFM系统基础上提出一种新的DRFM系统实现结构,给出了雷达干扰系统实例说明.基于数字信道化接收的DRFM系统可实现大的频率覆盖范围,且保证信号恢复精度,可实现复杂欺骗信息调制.     

多相滤波器的原理及其实现

作为直接变频式低中频接收机中的关键技术之一 ,多相滤波器起着抑制镜像干扰和邻频道干扰的作用 ,它的设计直接影响着整个系统的接收性能。以复数滤波器为例 ,讨论了多相滤波器的基本原理。在此基础上 ,推导出其电路结构形式 ,并实现了一个三阶复数带通滤波器。将该滤波器应用于 90 0 MHz频段低中频接收机中进行测试 ,得到它的幅频特性实验结果 ,中心频率为 2 5 0 k Hz,镜像频率 - 2 5 0 k Hz处镜像抑制达到了 33d B,从而证明了它在低中频接收机中的有效性     

宽带雷达侦测的两级数字信道化技术

在分析数字信道分离原理的基础上,对数字信道化的实现结构进行了有效改进,提出了降低数据率和硬件实现难度的两级数字信道化实现结构;并对相应的滤波器进行了分析设计。通过对四种雷达信号宽带侦测的仿真分析,验证了该结构的有效性与可行性,它提高了信道的频率分辨率,降低了滤波器的阶数和设计难度,易于硬件实现,在宽带雷达信号侦测中具有广阔的应用前景。