基于Petri 网的同步DRAM控制器的建模与分析

Petri 网理论已日益成为复杂系统设计与分析中不可或缺的工具.而ARM嵌入式处理器是一种高性能,低功耗的RISC芯片.同步动态RAM控制器状态间的相互转换较为复杂,且通过状态图只能描述它的静态特征,难以分析其动态特性.Petri网能够直观地描述非确定性,以图形化的方式表示及运用数学工具模拟与分析复杂系统.文章正是利用Petri网的这些特性来描述和分析ARM体系结构中同步DRAM控制器的状态和转换.     

冲击信号处理芯片设计、实现及应用

基于可编程门阵列(FPGA)完成了三通道冲击信号处理芯片的设计与实现。芯片采用流水运算完成最大绝对冲击加速度响应谱计算。由于冲击信号采样频率可在线更改,因此该芯片可以满足不同冲击信号处理器对峰值检测误差的要求和处理器功耗的限制。采用该芯片设计的数据预处理器已成功用于各种试验。试验表明,该芯片能实时完成三路冲击信号处理并将处理结果代替冲击波原始测量数据输出,能在大幅度压缩冲击信号传输带宽的同时,减小冲击信号峰值检测误差,扩大信号测量动态范围,并为识别数据“真”“伪”创造了条件。     

基于Simulink的嵌入式网络化控制仿真实现

实现了基于simulink/Real-Time Workshop(RTW)的嵌入式网络化控制仿真系统，构建了以ARM7TDMI型cPu为核，运行uclinux操作系统的嵌入式平台。建立了广域网范围的网络环境，通过延时测量实验获得了网络延时统计特性，并针对该网络环境下的分布式控制系统的前向通道和反馈通道分别提出了延时补偿方法。同时系统还为用户提供了离线仿真，和通过网络在线指导现场控制的网络远程监控功能。最后以直流电机为被控对象，在广域网环境下进行了网络化控制系统实验，验证了该系统的有效性。     

高分辨力雷达导引头可编程FFT处理器设计

高分辨力雷达导引头采用先进的合成孔径雷达(SAR)进行制导,通过对回波数据的大量积累和实时处理来提高雷达的方位分辨力。其中极为关键的部件就是FFT处理器,它的处理速度是整个数字信号处理系统中的重要指标。为了研制这种高速可编程FFT处理器和满足实时处理要求。本文采用两片TMS320C25芯片设计了一种可编程FFT处理器。当运算点数在128点以内(复数数据)时,通过合理地优化可执行程序代码和安排运算数据,其编程可以达到最高的效率,能够在0.5ms完成128复数点FFT运算(全部过程)。实践表明,效果良好。     

基于DSP的小型化组合导航系统设计

针对微型飞行器导航系统小型化的需要,设计了基于DSP的组合导航系统。系统采用微惯性测量装置(MIMU)作为惯性导航部分,以DSP芯片TMS320F2812为核心处理器,对陀螺及加速度计的数据进行采集、处理,得到飞行器的姿态、位置等导航参数;并运用卡尔曼滤波实现MIMU与GPS的组合导航,得到精度较高的实时数据。该系统具有结构简单、体积小、功耗低的特点,通过软硬件设计及实验验证,所得导航数据可以满足实时性要求,可靠性较高。     

周期级精确的微体系结构模拟器开发环境

为了提高开发高精度微体系结构模拟器的效率,设计了一种微体系结构模拟器开发环境uArch IDE。uArch IDE对处理器中的信号传递以及执行块进行抽象,通过调度算法模拟处理器硬件的并行行为。uArch IDE将模拟算法与用户自定义微体系结构相互独立使得开发环境与体系结构无关,并通过分析模拟器运行特征优化了在uArch IDE中开发的模拟器的执行效率。以MIPS 32处理器作为测试用例,uArch IDE生成的模拟器与Verilog建立的前仿模型进行比较,模拟器在模拟精度上达到周期级准确,模拟速度是后者的123倍。     

抗反辐射导弹雷达诱饵阵防御效能分析

为了评定一个布置有诱饵的雷达阵地抗反辐射导弹(ARM)攻击的防御效能,提出了采用马尔可夫链的转移概率矩阵进行计算的方法。该方法通过计算在多枚ARM的攻击后,雷达诱饵阵地状态的变化,获得雷达阵地在ARM攻击后的毁伤概率矩阵,以及摧毁雷达所需要的ARM的期望数目。给出了应用该方法的具体步骤,并通过仿真实例检验了该方法的可行性和有效性。     

基于可重组体系结构的密码芯片设计及其实现

为了在现有算法的基础上提高加密的安全性 ,提出了一种基于可重组体系结构的密码芯片设计原理和方法。这种设计使得用户通过编程可以改变芯片内部的电路结构 ,以匹配不同的加 /解密算法 ,从而支持不同的加 /解密算法在同一块芯片上的实现。该设计在Altera公司的APEX2 0KEFPGA上进行了成功测试 ,其功能和性能均达到了预期要求。结果表明 ,基于可重组体系结构这一重要思想可以有效提高密码芯片设计的安全性和灵活性。     

IBM超级计算机获突破

近日,IBM宣布已经成功地在计算机上使用光学芯片替代原来的电子芯片 ,提高了处理器的速度.     

一种基于ADSP-21060的高速并行处理系统设计

介绍了一种采用 4片ADSP - 2 10 6 0微处理器芯片构成的高速并行处理系统。在该系统中 ,各处理器之间可以根据处理任务的需要实时地进行高速数据传输和高效的软件通信 ,采用EPROM进行程序引导 ,可以脱机运行。系统以红外 /毫米波复合制导实时信息处理为背景 ,同时又具有较高的灵活性和通用性 ,当要求系统能够支持多任务运行时则更具有优越性。     

The 12th International Conference on Service Systems and Service Management ICSSSM'15

正~~     

THE 8~(th) INTERNATIONAL CONGRESS ON INDUSTRIAL AND APPLIED MATHEMATICS

正August 10-14,2015Beijing,ChinaThe International Congress on Industrial and Applied Mathematics(ICIAM)is the premier international congress in the field of applied mathematics held every four years under the auspices of the International Council for Industrial and Applied Mathematics.From August 10 to 14,2015,mathematicians,scientists     

2014 List of Referees

正~~     

《Journal of Systems Science and Systems Engineering》Contents of Volume 23,2014

正~~     

TSINGHUA UNIVERSITY,Beijing, China

正AF:Any Field The School of Economics and Management at Tsinghua University(Tsinghua SEM)invites applications for faculty positions at all levels(Assistant Professor,Associate Professor and Full Professor)in any fields of business administration and management.Tsinghua SEM is the only school     

Enterprise resource planning implementation decision & optimization models

To study the uncertain optimization problems on implementation schedule, time-cost trade-off and quality in enterprise resource planning (ERP) implementation, combined with program evaluation and review technique (PERT), some optimization models are proposed, which include the implementation schedule model, the timecost trade-off model, the quality model, and the implementation time-cost-quality synthetic optimization model. A PERT-embedded genetic algorithm (GA) based on stochastic simulation technique is introduced to the optimization models solution. Finally, an example is presented to show that the models and algorithm are reasonable and effective, which can offer a reliable quantitative decision method for ERP implementation.