Fp上不可约与本原多项式的高效确定算法

对于一大类整数n(n为素数乘于素数或1的积),分别给出有限域Fp上n次多项式是不可约多项式与本原多项式的一个充要条件,该条件可通过O(n3)次Fp上乘法加以验证,易于硬件实现.提出可约多项式一个充分条件,借此减少验证时间,并得到用O(n4)次Fp上乘法确定一个n次不可约多项式及一个n次本原多项式的高效算法.对于ECC中构造Fnp上椭圆曲线、序列密码中构造LFSR,有重要的应用价值.     

判定有限域上不可约多项式及本原多项式的一种高效算法

 提出了一个判定有限域上任一多项式是否为不可约多项式、本原多项式的高效的确定性算法。分析了多项式次数与其不可约因式之间的内在联系,给出了有限域上任意n次多项式是否为不可约多项式、本原多项式的一个充要条件。通过利用欧几里得算法,该判定仅需做O((log ₂ ⁿ)n³)次域上乘法,属于多项式时间,易于硬件实现。为扩频通信与序列密码寻找和利用不可约多项式构造线性反馈移位寄存器提供了一种有效算法。     

有限域上分圆多项式

探讨有限域上分圆多项式的计算性质,并给出有限域上分圆多项式不可约的条件,最后,给出由分圆多项式求有限域上给定次数的所有不可约多项式。为有限域上不可约多项式理论的完善和应用提供一些理论依据。     

基于FPGA的RS编译码器的实现

本文介绍了RS(112,128)编译码器的设计与实现,针对有限域乘法的代数运算规则,用FPGA设计了一种有限域乘法器结构,降低了编译码电路的复杂度,在传统译码器基础上,设计了一种新的BM迭代运算电路,并用Verilog语言实现了编译码器的各个模块功能,在现场可编程门阵列(FPGA)芯片上实现和验证了该设计结构。     

有限域上的不可约多项式

讨论了有限域上多项式ｘｑｎ－１的一些性质，并由此证明了对任意正整数ｎ，在有限域上都有ｎ次的不可约多项式存在，从而有限域上有任意高次的不可约多项式．     

快速乘法器的设计与实现

基于有限域上椭圆曲线公开密匙协议的离散对数计算算法正日益成为热点,而有限域上的计算尤其是乘法计算极大地影响其加/解密速度.提出了一种复合域GF((2m1)m2)上的快速乘法器.该乘法器采用并行计算和串行计算相结合的方法,只增加少量硬件规模,将一次有限域乘法的计算速度由原来的m=m2m1个时钟周期降低到m2个时钟周期,从而大大地提高了乘法器的计算速度.     

基于扩展多项式集的一种串行乘法器设计

基于多项式基定义了扩展多项式集,利用其形式表示有限域F_2n中的元素.通过分析多项式集下的乘法运算公式,设计出一种有效的串行乘法器,仅需n个异或门和n+1个门数.     

RS(15,9)编码器IP Core的实现

RS编码器IP核设计的难点是提高编码电路的编码运算速度。采用基于多项式乘法理论的GF(2”)上4位快速有限域乘法的方法，提高了编码电路中乘法器模块的运算速度，并对传统的编码电路进行优化，从而解决了运算速度慢的问题。使用Verilog HDL语言和Verilog7．0软件，设计了RS(15，9)编码器，通过仿真及软、硬件验证了设计的正确性。     

有限域上的方程与不可约多项式

本文研究有限域上的方程与不可约多项式,讨论了若干方程的根,给出了不可约多项式的求法,讨论了若干多项式的不可约性.     

二元有限域上的n次不可约多项式

本文根据有限域Fq上n次不可约多项式的一些性质,进一步对二元有限域上的n次不可约多项式的几个性质进行了引入及证明.     

基于Mastrovito乘法的字串行特征二域乘法器

针对目前常用的最低字优先字串行特征二域多项式基乘法器存在冗余计算的问题,提出了一种更加高效的最低字优先字串行乘法器。首先讨论了多项式模乘和Mastrovito乘法与最高位优先和最低位优先位串行乘法之间的关系,然后根据讨论发现的结果,将Mastrovito乘法器转变为字串行的形式,推导出新的最低字优先字串行乘法器。对综合所得的门级网表的比较显示:该乘法器的面积延时积比目前常用的最低字优先字串行乘法器小6.16%,比常用的最高字优先字串行乘法器小2.69%。     

量子乘法器的设计及其实现方法

乘法器在数字信号处理和数字通信领域应用广泛,如何实现快速高效的乘法器关系着整个系统的运算速度。提出了一种新颖的量子乘法器设计方法,利用量子门设计一位量子全加器,并将n个一位量子全加器叠加在一起设计n位量子全加器,实现2个n位二进制数的加和;再利用2个控制非门设计置零电路,并使用置零电路设计量子右移算子;对二进制数乘法步骤进行改进,利用量子全加器和量子右移算子设计量子乘法器,同时设计实现此乘法器的量子线路。时间复杂度分析结果表明,本方法与目前最高效的量子乘法器具有相同的时间复杂度,并具有更简洁的实现方法。     

一款高吞吐率RSA密码处理器的设计

介绍了采用蒙哥马利模乘法算法和指数的从右到左的二进制方法,并根据大整数模乘法运算和VLSI实现的要求进行改进的RSA处理器,在提供高速RSA处理能力的同时,可抵抗某些定时分析攻击和功耗分析攻击.该RSA处理器在其模乘法器中使用了CSA(进位保留加法器)结构以避免长进位链,并采用一种新型(4∶2)压缩器结构以减少面积和延迟.提出了信号多重备份的方法,解决信号广播带来的大的负载和线长问题.数据通路的设计采用一种基于多选器的动态重构方法,其模乘法器可以执行一个1 024位的模乘幂运算,也可以并行执行2个512位的模乘幂运算,从而支持基于中国剩余定理的加速策略.     

求周期序列线性复杂度的快速算法

基于有限域GF(q)上的分圆多项式理论,提出和证明了求周期为qnpm的GF(q)上序列的线性复杂度和极小多项式的一个快速算法,这里p与q均为素数,且q是模p2的本原根.该算法既推广了求周期为pm的GF(q)上周期序列的线性复杂度的一个快速算法,也推广了求周期为2npm的二元周期序列的线性复杂度的一个快速算法.     

一种高性能可扩展双域模乘器的研究与设计

在原始蒙哥马利模乘算法基础上提出一种双域统一的蒙哥马利模乘算法.根据该算法设计了一种高性能可扩展双域模乘单元电路,以支持蒙哥马利模乘运算的加速计算.该模乘单元电路采用以高基数为处理字长,并使用多处理单元流水计算的方法,来实现高效快速的模乘计算,具有高度的可扩展性和可配置性,支持双域任意位宽的模乘运算.在0.18μm CMOS工艺下,对模乘单元电路性能和面积进行评估表明,面积为166×103门,完成1 024bit的模乘运算仅需1.3μs.     

一种低复杂度LDPC译码器的FPGA设计与实现

利用切比雪夫多项式良好的逼近性,提出了基于切比雪夫多项式拟合的BP译码算法,并将该算法在FPGA上进行了实现.该算法利用切比雪夫多项式拟合算法对传统BP算法中的复杂函数进行拟合,用少量的乘法和加法运算代替传统BP算法中的复杂函数.此外,调整得到的多项式系数,使其便于硬件实现.同时,提出一种基于移位运算的切比雪夫结构,减小因乘法器的实现带来的复杂度;并提出基于流水线设计的半并行结构,设计并实现了低复杂度的BP译码器.实验结果表明,相比于相关工作,这种结构能有效减少硬件资源.     

A New Fast Modular Arithmetic Method in Public Key Cryptography

0 IntroductionPublic key cryptosystemsolvedthe secure problemof keydistributionsoundlyinsymmetric cryptosystem[1],real-ized digital signature and message authentication successfullyin secureinformationsystem. However ,secure applications ofthemneed badly high-speedsoftware,hardware,andarithme-tic computation of large number .Furthermore,the secret ex-ponent cannot betoosmall[2]and operands should be 1 024 bitorlarger[3]whenthe securitylevel is set high.So,manylargeinteger modular multiplicatio…