基于FPGA的直接数字频率合成信号发生器的设计

介绍了利用现场可编程逻辑门阵列(FPGA)实现直接数字频率合成信号发生器(DDS)的原理,重点介绍了DDS技术在FPGA中的实现方法以及数控振荡器(NCD)的ROM查找表设计和相位累加器设计,给出了采用FPGA芯片进行直接数字频率合成信号发生器的仿真结果以及系统顶层设计原理图.     

基于FPGA的任意波形发生器设计

利用DDS (直接数字频率合成)原理、采用FPGA（现场可编程门阵列）芯片EP1C3T144C8实现系统时序及进行波形RAM的设计,并采用单片机进行显示控制及频率和相位设置,实现了高分辨率任意波形信号输出.     

直接数字频率合成器(DDS)的设计

利用FPGA芯片及D/A转换器,采用直接数字频率合成技术,设计实现了一个频率、相位可调的正弦信号发生器,同时阐述了频率合成技术及直接数字频率合成(Direct Digital Frequency Synthesis ,简称:DDS)技术的原理、电路结构,及设计思路和实现方法,最后简要探讨了抑制DDS杂散和噪声的方法.经过设计和电路测试,输出波形达到了技术要求,控制灵活、性能也好,也证明了基于FPGA的DDS设计的可靠性和可行性.     

基于FPGA的DDS设计

本文首先论述了直接数字频率合成(DDS)技术的发展,并将直接数字频率合成技术与传统的频率合成技术进行了比较。然后深入研究了DDS的工作原理和基本结构,阐述了基于可编程逻辑器件(FPGA)实现DDS技术的意义。重点介绍了DDS技术在FPGA中的实现方法。在系统设计的过程中,本文以Altera公司的FPGA芯片EP2C5T144C8为核心,利用开发工具Quartus II软件,实现DDS设计。     

数字频率合成器的设计与实现

本设计利用FPGA芯片实现直接频率合成器（简称DDS）系统电路的核心部分,采用VHDL硬件描述语言完成对DDS核心电路中各个模块的设计,并设计了与DDS系统相对应的外围硬件电路。这样设计的合成器能够利用8MHz的参考时钟信号合成出频率在O～500KHz的正弦波和余弦波。由于FPGA芯片具有现场可编程的特性,所设计的DDS能够根据不同的要求进行灵活改进,同时具有高集成度、运算速度快、低功耗的特点。     

基于FPGA直接数字频率合成器DDS的设计

文章根据DDS基本原理及结构,为了提高芯片运算速度,加大输出带宽,减小芯片规模从而提高可靠性和频谱纯度等,对DDS采用了优化设计。首先对相位累加器采用了流水线结构,加快了系统的运行速度;然后对波形ROM采用压缩内存的方法,节省了ROM的存储单元。从而降低了成本和能耗,最后给出了基于matlab仿真语言的波形仿真,并对合成波形进行了噪声分析。经过设计和测试,可输出波形的范围在13.9MHz以内,证明了基于FPGA的DDS设计的可靠性和可行性。     

基于FPGA的高频数字合成技术设计与实现

本文介绍了直接数字频率合成技术(Direct Digital Frequency Synthesizer,简称DDS)的原理和特点。研究了用FPGA实现DDS的设计方法,给出了为提高芯片运算速度而采用的并行进位加法器、流水线架构的优化方法,采用了线性插值查表法实现DDS的方案。给出了采用ALTERA公司的Cyclone系列FPGA芯片EP1C6144C8进行直接数字频率合成的波形仿真图。简述了程序逻辑运算过程中产生毛刺的原因,并提出消除毛刺的四种方法。     

基于DDS技术的数字频率信号发生器的设计

介绍了一种利用FPGA芯片,基于DDS技术的数字频率信号叠加的设计,首先介绍了DDS的工作原理,之后是系统各模块的设计,最后进行了系统的仿真,经过对仿真结果的分析可以得出该设计可以输出稳定的波形,而且可以实现任意频率波形的叠加,进而可以实现数字信号的频率调制和叠加。     

一种任意波形信号发生器的实现方法

本文探讨了一种任意波形发生器的实现方法。利用DDS原理及FPGA编程技术,在一块FPGA芯片上实现整个系统时序和波形RAM的设计,采用单片机进行显示控制及频率和相位设置,上位机采用LabWindows/CVI进行软件设计,产生的任意波形数据通过串口下载到波形RAM中,实现了任意波形的输出。经测试,本系统可输出步进为10Hz、频率范围为0.01Hz~30MHz、频率稳定度优于10-7的正弦波。本文提出的任意波形发生器的实现方法简单,性价比高,产生的波形频率分辨率高,输出频率的转换速度快,而且频率转换时,DDS系统输出波形的相位是连续的。     

直接数字频率合成技术在信号发生器中的应用研究

利用直接数字频率合成技术设计信号发生器,输出的信号频率分辨率高、相位信息连续、频率转换的时间短、可靠性高等优点。系统以单片机和DDS芯片为核心,采用高性能的单片机实现整个电路的控制。本文介绍了DDS的典型结构,根据需求选择性价比较高的DDS芯片AD9852。最后给出DDS信号源设计的结构图。本系统通过软件编程和较少的辅助电路实现信号发生器的功能。     

基于FPGA的频率合成器的实现

本文介绍了直接数字频率合成器（DDS）的原理,并通过现场可编程门阵列FPGA以查找表的方式予以实现24位DDS的方案。相对于传统的专用的数字频率合成器芯片,用高性能的FPGA器件设计符合自己需要的数字频率合成电路具有方便的控制方式和快速的置频速率等等诸多优点。     

FPGA在频率合成器中的应用

采用现场可编程门阵列(FPGA)基于小数分频器的原理，实现直接数字式频率合成器(DDS)。给出频率合成器的结构和实现方法，推导出输出频率与基准频率之间具有线性函数的关系。这种频率合成器具有高的频率稳定度、准确度和分辨力，通过单片机可以设置和显示所需的输出频率，使用非常方便。     

基于FPGA的直接数字频率合成器的设计实现

介绍了用 Altera公司的 FPGA器件 ( F L EX10 K2 0 )实现直接数字频率合成器的工作原理、设计思路及如何与 Matlab软件接口进行设计验证     

一种多功能信号源的SoPC解决方案

探讨了一种运用SoPC技术,将Nios系统、DDS信号产生电路、等精度频率计电路嵌入到一块FPGA里,实现信号源的方案。由于FPGA可重配置的特性．信号源可以根据需要随时对主要功能进行修改,不必更换硬件。该信号源功能多,使用范围宽,精度高。系统的主要功能都在一块芯片上,抗干扰能力强,功耗低,体积小。     

FPGA器件结构及系统集成研究

介绍了通用ＦＰＧＡ器件的结构和功能,阐述了基于ＦＰＧＡ器件设计的特殊性.采用ＳＯＰＣ技术,把一个由许多芯片组成的单片机系统集成到一块ＦＰＧＡ芯片上,对其功能进行了分析,结果表明：基于ＦＰＧＡ器件的设计可以简化电路,优化复杂电路的性能.     

基于FPGA直接数字频率合成器DDS的设计

本文利用FPGA器件实现了DDS系统中的关键部分DDS核,所设计的DDS核,由相位累加器和波形数据表组成,可以实现产生任意波形。FPGA器件作为系统控制的核心,其灵活的现场可更改性,可再配置能力,对系统的各种改进非常方便,在不更改硬件电路的基础上进一步提高系统的性能。     

中频直扩通信系统的设计与实现

介绍了中频扩频通信系统的设计和验证方法.中频直扩通信系统包含了两个部分: 中频信号源和中频直扩接收机.通过分析任务需求和性能指标,系统采用DDS专用芯片AD9954实现中频信号源,采用FPGA实现中频直扩接收机.该设计简化了硬件电路实现,缩短了开发周期,提高了系统的可靠性,满足了工程化要求.经实际应用验证,该设计简单有效,具有较强的实用性.     

基于DSP Builder的低功耗DDS设计及FPGA实现

直接数字频率合成技术在数字通信系统中被广泛采用,在研究直接数字频率合成技术基本原理的基础上,利用FPGA的DSP开发工具DSP Builder对基于正弦八分段线性近似的DDS进行了建模设计,通过仿真分析证明该设计方法的正确性和实用性,并通过QuartusⅡ完成对FPGA器件的配置下载过程。     

DDS技术的FPGA设计与实现

介绍了用Altera的FPGA器件(EPFl0K10)来实现DDS专用芯片的功能，详细讨论了DDS技术的FPGA的设计和实现．