可缩放计算系统的Cache一致性评述与研究

可缩放性是高度并行的多处理机系统的设计目标之一．为此，需要解决Ｃａｃｈｅ一致性问题，使共享数据在各处理机的Ｃａｃｈｅ中保持一致．文中分析了几种常见的Ｃａｃｈｅ一致性方案，认为分布式目录表法和基于软件的方法适用于可缩放多处理机系统．     

一个并行程序开发环境的研究与实现

文章介绍一个面向普通ＰＣ互连构成的多处理机系统的并行程序开发环境ＰａｒａＤＫ．ＰａｒａＤＫ由并行程序设计语言ＰａｒａＣ、并行操作系统ＰａｒａＯＳ和一个并行程序调试工具组成．ＰａｒａＣ是标准Ｃ＋＋扩展了支持并行的宏与库函数而成．ＰａｒａＯＳ在ＭＳＤＯＳ基础上增加了并行处理所需功能并支持多线程．对ＰａｒａＯＳ的多线程机制和线程间同步与通信的方式作了较详细的讨论，并简要介绍了并行调试工具的功能．     

评估多处理机系统计算速度的要素研究

为提高多处理机的性能，从计算进程数与进程间通信时间开销对系统速度的影响、多处理机系统的加速系数、多处理机系统开销对提高加速比的影响、顺序问题的并行化获取最大加速比等因素出发，给出了加速系数和实现过程的算法描述，为优化多处理机系统提供有效方法。     

Jacobi型方法的一些研究

回顾了Jacobi方法与拟-Jacobi方法的发展历史,介绍了并行Jacobi方法与并行拟-Jacobi方法的研究现状。针对网格状分布式多处理机系统就非对称广义特征值问题设计了一种拟-Jacobi方法的并行处理方案,并对G．W．Stewart提出的一种算法做了修正。     

松散耦合多机系统在 HTR-10 仪控系统中的应用

从并行处理的角度描述了属于粗粒度或中粒度的二种并行结构，将其应用于先进的１０ＭＷ高温气冷堆核电站Ｉ＆Ｃ仪表控制系统中。所谓粗粒度并行结构是指分布于全厂、基于全局数据库概念的令牌总线型ＡＲＣＮＥＴ高速数据干线计算机网络系统。中粒度并行结构是指上述计算机网络的某些节点是基于局部存储共享的多处理机系统。它们均是松散耦合多处理机系统，文中介绍了二种结构在反应堆Ｉ＆Ｃ系统和保护系统中的应用。     

基于松散耦合MIMD计算机系统的函数式语言并行实现技术

本文基于ＭＩＭＤ计算机系统提出了函数式语言的并行ＬＥ机，并行ＬＥ在函数式语言ＦＰ的基本语义中增加对ＴＨＲＥＡＤ对象和延迟对象ＬＯＢＪ处理的语义规则，其计算能力介于积极计值和惰性计值之间，为有效开发程序中细颗粒度并行性，本文将延迟处理技术文入并行进程的生成过程中，为有效程序中细颗粒度行性，本文将延迟处理技术文入并行过程的生成中，因而在成分开发系统的并行处理能力的同时减少了系统生成的进程数目。     

异步并行Newton迭代法的单调收敛性

文中讨论在多处理机系统上求解非线性方程组的异步并行Newton迭代法及其单调收敛性     

数值解自由交界面问题的一种并行迭代法

给出一种数值解自由交界问题的异步迭代算法，它把交替相截断和区域分裂法结合起来，有利于避免困难的交界面计算，并且适合在多处理机系统上并行实现。     

常微分方程（组）的Runge Kutta异步并行算法及在多Transputer…

并行算法的研究应以实用性，可实现性以及最大的并行处理效率为出发点，在解常微分方程Ｒｕｎｇｅ Ｋｕｔｔａ并行地的基础上进一步提出了一种针对Ｔｒａｎｓｐｕｔｅｒ并行多处理机系统实现的异步并行算法，该算法可划分若干ＯＣＣＡＭ并发进程一一映射到多个处理机上且进程间采用异步通讯机制。     

常微分方程（组）的RunaeKutta异步并行算法及在多Transputer系统上的实现

并行算法的研究应以实用性、可实现性以及最大的并行处理效率为出发点．在解常微分方程（组）ＲｕｎｇｅＫｕｔｔａ并行算法的基础上进一步提出了一种针对Ｔｒａｎｓｐｕｔｅｒ并行多处理机系统实现的异步并行算法，该算法可划分成若干ＯＣＣＡＭ并发进程一一映射到多个处理机上且进程间采用异步通讯机制．作为一个应用实例，文中用ＯＣＣＡＭ语言编写了三阶ＲｕｎｇｅＫｕｔｔａ异步并行算法程序，做了算例，并获得了令人满意的结果．实例表明，由于该算法避免了进程间同步通讯等待所需的时间开销，而使算法的效率得以提高．     

大型水利水电工程全系统瞬变流并行计算

为了解决采用单处理器计算机进行大型水利水电工程全系统瞬变流计算时速度慢和存储量小的问题,在对大型水利水电工程全系统瞬变流计算的并行性进行分析的基础上,建立了全系统瞬变流并行计算的模型。以某大型引水工程为例,根据负载平衡的原则划分并行计算任务,采用消息传递并行编程模式,通过调用M P I库函数实现并行计算部分间的消息传递。当使用两台计算机并行计算时,计算的加速比达到1.442,且并行和串行计算结果相同。     

用TMS 320 C 25与PC机构成通用数据采集系统设计

为了更好地解决数据采集系统主从机之间大规模数据传输的问题,该文设计了一种用ＴＳＭ３２Ｃ２５与ＰＣ机构成的并行高速数据采集系统。该系统以ＰＣ机作为主机,ＴＳＭ３２０Ｃ２５专用数字信号处理器作为从机并,并采用双端口口存储器进行并行通讯。借助双端口存储器结构,还使系统具有利用ＰＣ机对ＴＳＭ３２０Ｃ２５进行简易开发的功能。该设计较好地解决了主从机之间大规模数据传输的问题,且结构简单,通讯快速,数字信号处理     

智能计算机LISP-M1系统

智能计算机LISP-M1系统是一台我们自行设计研制的LISP机、本文介绍它的设计方案和性能评价方面的初步分析.     

基于StarFabric互联的并行雷达信号处理机

提出了一种基于StarFabric互联的并行雷达信号处理机构架,并对其进行了建模,分析了StarFabric网络传输性能,设计了其中的数字信号处理(DSP)模块和其它模块.DSP模块集成8片C64x DSP和2 GB的存储容量;其它模块仅仅功能电路部分不同,互联接口完全相同.所提出的并行处理构架及设计模块已经成功应用于某SAR干扰信号处理中.     

NonlinearAsynchronousBlockIterativeMethod

ＮｏｎｌｉｎｅａｒＡｓｙｎｃｈｒｏｎｏｕｓＢｌｏｃｋＩｔｅｒａｔｉｖｅＭｅｔｈｏｄ＊ＬｉＱｉｎｇｙａｎｇ（李庆扬），ＣａｏＹａｎｇ（曹阳），ＴｉａｎＺｈａｏｙｕｎ（田肇云）ＤｅｐａｒｔｍｅｎｔｏｆＡｐｐｌｉｅｄＭａｔｈｅｍａｔｉｃｓ，Ｔｓｉｎｇｈｕａ...     

基于FPGA面向多媒体处理的MPSoC

针对嵌入式单核处理器处理速度慢及主频提升受限等问题,提出了嵌入式双核处理器(two-cores embedded processor,TEP)模型.针对处理器运行时对存储器的依赖和分配问题,提出了基于非统一存储结构模拟分布式存储结构的方案;针对多核间对共享数据存储器的访存问题,给出了从属单元的仲裁机制,实现了共享资源的访问;针对面向多媒体应用的多核处理器间传输数据量大及通讯开销高的问题,提出了基于消息数据分离的传输方案.系统在FPGA平台进行了实现和验证,测试结果表明,TEP系统以较少的资源消耗和通讯开销获得了大加速比的性能.     

并行DSP系统软件调试器设计与实现

针对数字信号处理器(DSP)构成的专用并行处理系统的软件调试存在较多困难这一问题,提出了系统级调试的概念,在层次化总线硬件架构模型的基础上,讨论了系统软件调试的基本方法和任务,并采取层次化数据结构、静态符号表自动生成、可扩展底层接口等关键技术实现了一种专用多DSP系统调试工具.分析表明,此调试工具大大减轻了实时信号处理软件的调试工作量.     

一种连接WSN与Internet的多核嵌入式网关设计与实现

针对Internet与WSN这两种网络协议转换时网关的传输带宽受限问题,设计了一种多核嵌入式网关.使用双口RAM存储器CY7C026作为公共存储区域、ATmega128(L)单片机作为处理器模块、RTL8019AS网络控制器作为网卡模块、CC2420射频收发芯片作为无线通信模块;采用具有精简网络协议栈的Nut/OS实时操作系统作为软件平台.通过多个处理器并行处理数据方式,最终实现Internet与WSN无缝连接.实验表明,系统能够稳定运行,并有效地提高传输带宽.     

基于多线程归并排序算法设计

为解决传统递归方式的归并排序算法串行执行效率低的问题, 使用数据依赖关系分析方法对归并排序算法进行并行性分析。通过分析发现算法本身具有并行的特征, 在多核处理器下使用OpenMp编译制导语句对算法进行直接并行化处理。在数据量较大的情况下, 为了使算法执行的速度更快, 在多核处理器系统中设置多个线程, 并将序列分成多个组, 每个线程操作一组数据, 最后对多个局部有序的结果进行逐一合并。实验验证结果表明, 该并行化算法可使执行速度提高50%以上。     

软件无线电基于网络多DSP平台的并行算法研究

基于一种改进的软件无线电网络结构,提出了一种针对FIR滤波器的并行算法及其相应的结构,并且对这个并行系统的可实现性及有效性进行了研究.文中还将多处理器并行系统与单个处理器系统的处理结果进行了对比分析,验证了并行算法的优越性.另外,这种并行思想可以应用于软件无线电的其他功能模块.