双向、数字化的微型无线内窥镜胶囊内数模混合电路设计

为保证无线内窥胶囊在电池供电情况下,能实现全消化道检查,提出了一种微型胶囊内的单片低功耗数模混合集成电路的设计。该单片系统主要包括图像采集、图像压缩,存储器和无线收发模块等。数字部分的低功耗设计能比无能量管理策略设计方法要节约36%的功耗,数字电路部分的功能和能量管理策略通过了验证,模拟射频电路部分的主要指标已通过仿真验证,整个数模混合芯片已采用0.18μm的CM O S工艺流片。     

CMOS数模混合芯片布局和噪声隔离及综合验证研究

数模混合芯片已经在当今世界占据越来越大的市场份额了,而它所包含的诸多问题也很值得研究,比如数字模拟模块之间的布局、噪声隔离和电源分配,以及之后的混合验证等。本文即以此入手,阐述了上述数模混合芯片存在的诸多问题。内容涉及到后端设计的各个方面,希望能为广大后端工程师提供一些借鉴,以期提高芯片设计的水平和效率。     

基于Wiener滤波器的波形比较方法及其在最坏情况分析中的应用

提出一种基于Wiener滤波器的波形比较方法,应用于数模混合电路的最坏情况分析.该方法能考虑一定的时间容限和信号容限,自动比较电路在不同的工艺参数、电压和温度(PVT)组合下的仿真波形,通过波形形状的比较来实现电路性能验证,有效地提高了电路验证效率.此方法成功地运用到波形比较软件系统中,并已在Intel技术开发(上海)公司内部推广使用.     

用于无线内视镜系统的基带处理专用集成电路

为了降低无线内视镜系统的功耗以延长工作寿命,提出并实现了一种用于无线内线镜系统的数模混合的基带处理专用集成电路。该专用集成电路集成了准无损图像压缩、双向通信控制和电源管理等功能。由图像滤波器及JPEG-LS编码器组成的低功耗高性能的图像压缩算法能完成对原始Bayer彩色滤波阵列格式的图像的实时压缩。该数模混合芯片的设计通过了FPGA验证,并采用0.18μm的CMOS工艺流片。测试结果表明该芯片能有效地降低内视镜系统48%的整体功耗。     

汽车自动变速器试验台的研究与设计

介绍了富康轿车AL4自动变速器数模混合半实物仿真试验台的构成及设计过程.测试结果表明,该试验台不但能够对现役AL4自动变速器电控单元的换档控制规律进行测试,而且能够对自己研究的变速器电控单元在实车试验之前进行验证,为自动变速器的设计提供了一个方便、可靠的研发平台.     

一种集成多功能控制电路的智能化CMOS图像传感器设计

设计了一种集成多功能控制电路的智能化CMOS图像传感器,并应用数模混合集成电路的设计流程做了电路实现。详细描述了芯片架构的细节以及设计流程。设计的每个功能都在仿真系统中经过验证。实现的功能包括:可选快门模式(全局模式及滚动模式)、相关双采样、可编程增益放大器、开窗口、多窗口(多达4个独立窗口)、亚采样、反转、镜像、可扩展动态范围的多次复位技术、SPI(Serial Peripheral Interface,串行外设接口)等。     

用于无线内视镜系统的基带处理专用集成电路

为了降低无线内视镜系统的功耗以延长工作寿命,提出并实现了一种用于无线内线镜系统的数模混合的基带处理专用集成电路。该专用集成电路集成了准无损图像压缩、双向通信控制和电源管理等功能。由图像滤波器及JPEG-LS编码器组成的低功耗高性能的图像压缩算法能完成对原始Bayer彩色滤波阵列格式的图像的实时压缩。该数模混合芯片的设计通过了FPGA验证,并采用0.18μm的CMOS工艺流片。测试结果表明该芯片能有效地降低内视镜系统48%的整体功耗。     

基于数模混合的集成电路设计技术

集成电路的应用使得我国的微电子技术水平不断提高,并在我国的信息产业发展中扮演着十分重要的角色.集成电路可以分成三大类：数字电路、模拟电路与数模混合电路.科学技术的进步和人们生活生产需求的不断提高为数字模块逐渐与模拟模块内嵌在同一个芯片上提供了很大的动力.目前通讯与电子产业是数模混合电路应用的两大主要领域,与此同时人们也在不断扩大数模混合电路的使用领域.基于这一背景,本文讲解了数模混合电路设计的主要流程,以此为之后的研究工作提供借鉴.     

基于MSLDSMC窗的谐波与间谐波参数估计算法

快速傅里叶变换(FFT)方法在谐波检测过程中会出现频谱泄漏和栅栏效应，导致谐波与间谐波参数的检测精度不高.为了提高估计精度，利用最大旁瓣衰减窗(MSLD)进行乘积和卷积运算，构建出旁瓣性能优越的MSLD自乘-卷积窗(MSLDSMC),并在此基础上设计了一种三谱线插值的高精度谐波与间谐波参数估计算法.在不同复杂场景下进行仿真实验，实验结果验证了基于MSLDSMC窗三谱线插值的谐波与间谐波参数估计算法检测的准确性.     

一种基于开关逻辑结构的低功耗SAR ADC的设计

设计并实现了一款10位逐次逼近型模数转换器,该电路采用了改进型开关逻辑结构降低了开关的动作频率,提高了数模转换器的线性度,同时降低了模数转换器的功耗.仿真结果表明,该模数转换器在Chartered 0.35μm 2P4M工艺下实现了10位精度,转换速率为250 kHz,信噪比大于60 dB,功耗小于2 mW.流片后测试结果显示芯片达到设计指标要求,平均功耗为1.97 mW.     

一种可重用于不同总线的验证IP的方法

随着市场压力逐渐增大,设计验证的效率已经成为芯片设计领域中关注的焦点之一。传统的设计验证方法已经很难满足当前对芯片设计的要求,本文提出了一种综合了多种验证方法的可重用于不同总线的验证IP的方法来提高对IP设计验证的效率。     

自保持接口在模拟芯核虚数字化测试中的优化

数模混合片上系统(SoC)正逐步成为片上系统的主导,而其中模拟芯核的测试问题是研究的难点之一。利用自保持模拟测试接口(SHATI)可以实现模拟芯核对外接口虚数字化,对其进行并行测试。该文对自保持模拟测试接口进行了面积优化,以减少片上DFT(design for test)面积开销,并利用Hspice仿真实验验证了面积改进的可行性。同时,针对并行测试的测试激励调度问题,该文给出了测试时序设计的优化算法,并通过实际示例验证了算法的可行性。     

基于C8051F005单片机的轮胎压力监测系统

介绍了一种基于C8051F005单片机的间接轮胎压力监测系统,分析了该系统的原理及其软、硬件设计.系统具有信号存储与处理、通讯、LED显示以及报警等功能,能通过对轮胎半径的实时估计监测轮胎气压不足或异常,并进行显示报警,大大提高汽车行驶的安全性.     

一种基于常识的图片验证码设计方法

为了防止非法用户对在线系统的恶意攻击,提出了一种简单高效基于常识的图片验证码设计方法。通过不同难度层次的常识构建常识库,设计生成的图片验证码质量较高,用户根据图片验证码的常识问题推理得到答案,将答案作为密匙进行认证,而不是直接输入图片验证码上面的字符,可以有效杜绝非法用户对系统的攻击,弥补当前诸多验证方法的不足,同时又兼顾了验证码设计的可用性和安全性准则,适用于普通在线系统的身份认证。     

802.11b MAC子层控制器的设计与验证

IEEE 802．11b协议是目前运用最为普遍的无线局域网标准．基于独立组网模式,对介质访问控制层进行VLSI设计,并可方便地扩展为适用于骨干网模式的设计．设计的特色是采用了事件响应的设计路线以达到低功耗的目的;采用了基于内部总线共享的双总线系统架构,结合一种新颖的基于总线监控的调试方式,增强了设计的可测性,降低了验证成本,缩短了设计周期。     

高精度三相电能表自动化并行校检方法研究

传统方法得到的数字功率源为周期性求解结果,未考虑实际信号在采集时的不确定性,校验结果不可靠;且校验过程复杂、效率低。为此,提出一种新的高精度三相电能表自动化并行校验方法。引入自动化并行思想,设计了一种校验表数多、精度高、速度快的高精度三相电能表校验方案。给出电流信号和电压信号采集电路设计过程,对采集信号进行放大滤波处理。给出量值溯源过程,将标准功率数据源的输出分别传至被检电能表和标准电能表。依据设计方案,通过定低频脉冲数比较法计算被检三相电能表的误差,实现高精度三相电能表的校验。实验结果表明,所提方法可行性强,在噪声干扰下仍可保证高校验性能,校验速度快。     

ASIC仿真加速系统编译优化策略研究

随着微处理器设计技术的发展,基于硬件仿真加速器的系统验证已成为业内公认的最有效的系统验证方法,而系统仿真频率是硬件仿真加速器验证系统最重要的性能指标之一．本文以某款国产高性能通用微处理器FT-xx在ASIC仿真加速平台上的系统仿真加速为工程背景,通过调整编译选项、分析编译结果展开研究．首先分析了ASIC硬件仿真加速的加速原理,然后重点研究了逻辑资源数量、通用寄存器类型设计映射方式、特殊寄存器类型设计映射方式对系统仿真频率的影响．研究结果表明,当待验证设计的规模一定时,ASIC仿真器的逻辑资源并非越多越好、memorysize值的选取存在一个较佳范围、对于某些特殊的寄存器采用强制映射能极大地提高系统仿真频率．     

FPGA组合逻辑程序的Petri网建模方法

针对现场可编程门阵列(FPGA)组合逻辑程序,提出其普通Petri网建模方法.首先,将状态变量描述为库所对,程序中的逻辑运算描述为变迁,从而将系统程序转换为一个普通Petri网结构;然后,根据Petri网的动态分析性能,给出系统状态可达图的计算方法,实现了状态可达图等价描述FPGA组合逻辑系统运行过程.研究结果表明:该Petri网能够准确地描述变量间的逻辑关系,提出的方法可以为FPGA组合逻辑程序的形式化设计和验证提供建模依据.     

用于电源管理单元的内建可测性设计

电源管理单元内部集成多个LDO和Buck调整器,需要检测和控制众多的参数。本文以串并转换思想和引脚复用技术为基础,提出一种通用的内建可测性设计方法,不需要增加引脚数目,外围控制电路简单,内部测试电路规模小,可移植。芯片采用SMIC公司的0.35umCMOS混合信号模型设计,实现了内部电流比较器、电压比较器、振荡器、基准等多项指标的测量。本设计大大缩短芯片开发周期,减小芯片面积,进而降低研发成本。