一种基于现场可编程门阵列的数字存储组合式脉宽调制方案

对脉宽调制(PWM)的一种非对称规则采样原理进行研究,给出了宜于在线运算的简便算法,并在此基础上提出了一种基于FPGA(现场可编程门阵列)的锁相同步型PWM调制器的数字化实现方法.该方法以FPGA及ROM作为可编程定时器,高开关频率基本固定,调制比与相位、频率可以分别独立控制,特别适用于PWM可逆整流器.由于整个系统是由一片FPGA来控制,节省了大量的模拟器件,简化了电路板的设计,提高了系统的灵活性、精确性和可靠性,而且利用FPGA的在线系统编程功能, 使系统的升级换代十分方便.实验结果表明,该方法具有响应速度快、实时性强、可靠性高等特点.     

基于DSP-FPGA的模块化多电平换流器PWM脉冲方案对比

由于MMC主控系统通信任务繁重、算法复杂,并且考虑到扩展性,通常采用一种基于数字信号处理器(DSP)和现场可编程门阵列(FPGA)的主控系统架构.为了研究DSP与FPGA产生的PWM脉冲对控制效果的影响,分析了MMC的基本结构和数学模型,在分析CPS-SPWM在MMC中应用特点的基础上,设计了两种PWM控制脉冲产生方案,并进行了仿真验证和实验对比.仿真结果表明:两种方案产生PWM控制脉冲的一致性;实验结果表明:两种方案在硬件中产生的实际PWM脉冲分配规律相同,但脉宽存在差异,从而导致控制效果不同.实验结论为工程设计提供了参考依据.     

被动雷达测向系统信号处理器的设计

介绍了被动雷达探测系统测向方法,提出了被动测向系统信号处理器的设计方法.采用DSP(数字信号处理器) FPGA(现场可编程门阵列)结构,使得系统的处理速度大大提高,而且集成度高、可靠性好、使用灵活,具有很强的应用价值和参考价值.     

一种基于CPLD的宽可调PWM信号发生器

介绍了自行研制的利用基于复杂可编程逻辑器件(CPLD),实现的一种频率宽可调、高频调制的PWM信号发生器.该PWM信号的频率在1～2kHz可调,并调制在3～100kHz任意可调的高频脉冲上;其死区时间可调,且实现了2路信号输出互锁.     

基于FPGA的高速数据传输方案设计与实现

为解决目前信号处理系统中数据传输的瓶颈问题,设计并实现了一种基于可编程门阵列(field programma-ble gate array,FPGA)的高速实时数据传输方案.该方案借助Xilinx FPGA的ChipSync技术,稳定地完成了数据的串化/解串,以及通信链路相对延迟的精确测量和调整.同时,利用提出的数据传输同步方法一系统同步和串行低压差分信号(low-voltage differential signaling,LVDS)总线技术实现板卡间大量数据的高速传送,有效地保证了多通道传输的同步性和可靠性,并大大降低了系统互联的复杂度和系统成本.     

基于FPGA的SPI接口Flash控制器设计及其在存储配置数据中的应用

针对现场可编程门阵列(FPGA)丰富的逻辑资源及产生精确时序的能力,给出一种基于FPGA的SPI控制器的设计方法.可方便地对SPI flash进行读写、擦除等操作,从而能快速、准确地存储数据.在SPI控制器设计过程中使用Modelsim进行仿真验证,并用VHDL硬件描述语言进行编程,下载到FPGA开发板上进行测试,对SPI接口flash进行操作,证明了系统设计方法的正确性和可靠性,该方法对flash存储控制系统的设计具有普遍适用性,实现了对以FPGA为控制核心的系统数据长时间存储.     

基于FPGA的集成化PWM控制电路设计

本文提出了一种采用现场可编程门阵列器件(FPGA)实现PWM控制电路的方案.该PWM控制电路可产生多路PWM脉冲,具有开关频率可调、延时时间可调、各路脉冲间的相位可调、接口简单等特点,可应用于PWM的全数字化控制.     

基于FPGA的DDS波形发生器设计

文章介绍了一种基于FPGA（现场可编程门阵列）的DDS波形发生器设计方法,并从DDS原理、FPGA系统设计进行了分析。通过实验测试表明采用该设计方法的波形发生器输出的波形具有平滑、稳定度高、频率稳定度和相位连续等众多优点,在工程应用上具有一定的实际意义。     

一种基于FPGA的低功耗、容错状态机设计方法

针对FPGA(Field Programmable Gate Array)在航空航天领域应用面临的可靠性和功耗问题,提出了一种适于FPGA实现的低功耗、容错有限状态机设计方法.该方法与传统FPGA中实现状态机占用布线资源、查找表、寄存器等资源的思想不同,它将状态机映射到FPGA内嵌块RAM,同时采用两块RAM构成双模冗余结构,通过比较两块RAM输出数据的一致性确定RAM中数据出错的情况,并结合奇偶校验进行检错与纠错.实验结果表明:与经典的三模冗余方法相比,该方法有更低的功耗和更高的可靠性,并能对一位错误实现在线纠错.     

基于FPGA实现的计算机与HDTV显示器测试信号发生器

为产生满足 14种计算机并兼容 4种高清晰度电视 (HDTV)视频标准的 13种测试图案信号,研究开发了计算机与高清晰度电视显示器测试信号发生器.采用现场可编程门阵列(FPGA)完成测试图案数据存储、各种视频标准时序产生及系统控制信号产生等核心功能.利用FPGA的现场可编程功能,采用多个EPROM存储FPGA配置.采用频率发生器技术为多种视频标准提供时钟信号.实践表明,以上方法可行,且成本降低,尺寸从 15cm×21. 5cm减小到11cm×14cm.