一种超高速并行计算机——连接计算机的体系结构及应用

本文第一部分介绍在现有技术条件下使计算机性能实现飞跃的一种新型体系结构——连接计算机(CM)的系统结构。详细论述了这种称之为大规模并行的机器的发展过程、工作原理及其软件环境。第二部分介绍CM的改进型CM-2在结构及性能上的许多重要改进,包括增加浮点加速器和高速I/O系统、重新设计处理器芯片、改进通信网格等。第三部分论述这种并行计算机的广阔应用前景,具体讨论了在材料学、VLSI设计及计算机视觉等三个领域中的应用情况。     

关于并发程序的多处理机结构

本文提出一种以并发程序设计语言编写实时程序的层次多处理机结构。使用进程和管程导致一种多处理机系统,其中每个处理机具有一个专供单个进程使用的局部存贮器。各处理机共享一个包含管程的公共存贮器。为了避免公共存贮器拥挤,进程和管程被划分成一些子系统,这些子系统共享一个层次的公共存贮器。本文旨在提出一种新的体制,将抽象语言和计算机结构以明显方式结合起来。     

一种具有多路存取存贮器的并行处理计算机

一些复杂的科学和工程问题,需要相当高的运算能力,这些不是传统的计算机所能胜任的。先进的计算机结构离不开并行处理的概念。多处理机硬件结构主要是由各处理机和存贮器之间所用的内部连接结构确定的。本文分析和介绍一种由美国国际并行计算机公司研制的具有多路存取存贮器的并行处理计算机结构和原理。     

并行仿真软件支撑环境PARSIM通过鉴定

国防科技大学计算机系自行研制成功的“并行仿真支撑环境PARSIM于今年四月在北京通过了技术鉴定。 PARSIM是一种基于同构型多机结构并行仿真计算机的仿真软件开发环境。该系统为用户提供了一个类似于Turbo系列软件的多窗口、菜单式的集成式程序开发工具。所采用的面向方程的高级仿真语言PCSL与目前国际上流行的连续系统仿真语言CSSL—Ⅳ兼容,且有所扩充。与一般的仿真语言相比较,该系统成功之处在于,PARSIM的多任务产生器能够自动地将一个传统单机上串行执行的仿真程序转化为一个在多机上并发执行的并行仿真程序,并获得理想的加速比。在这一过程中,用户仿真程序中的并行性识别、多任务划分、处理机调度与分配、机间同步与通讯的处理等全由多任务产生器自动完成,无需用户干预。     

并行处理模块化仿真系统：（PPMSS）及其实现

本文根据国外提出的PPMSS(Parallel Processing ModularSimulation System)仿真概念,给出了利用同构型32位(含64位浮点)并行处理机Transputer的软硬件实现.并列举实例说明PPMSS可组成性能价格比高,能满足多种用户需求的仿真工作站Mirage-SW(海市蜃楼仿真工作站).     

无定向拓扑连接的并行遗传算法及其变异算子改进

为解决巨量优化问题,在Internet平台下为并行遗传算法提出一个新的拓扑结构———无定向拓扑连接。该拓扑连接既允许驻留子种群的计算机节点中途退出,又允许新的计算机节点随时参与进化,增强了算法的鲁棒性和容错性能。针对传统浮点变异算子的不足,提出一种新的二元浮点补码变异算子,讨论了它在克服早熟收敛方面的作用。实验表明,提出的算法能显著提高寻优质量,节约寻优时间;新的变异算子能有效阻止遗传算法陷入局部极值,进一步提高了遗传算法的寻优能力。     

并行计算机上数值算法的构造原理

本文举例说明了并行数字计算机上数值算法的一些构造思想,为在并行计算机上进行数值计算或数字仿真提供一些处理的途径。文中首先从算法构造的观点对一些并行处理机作了简单的介绍,并按构造算法将它们划分成三种类型,即向量运算型、局部存贮向量运算型和运算块分解型,接着讨论了如何将串行算法改造成并行算法,即利用算法中的自然并行性和向量扩充法。讨论了递归问题的并行算法的构造思想,特别讨论了非线性递归问题的迭代并行计算,举例介绍了构造并行算法的杂凑技术,最后介绍并行计算机上异步信息处理的算法。 本文综述了作者构造并行算法的一些经验,以及文献中的并行算法的一些构造途径。     

采用静态调度的多处理机系统

完成专门任务的计算机系统可以通过开发高级并行性来提高其处理速度,即通过划分成多个具有优先相关关系的可计算任务集,利用多处理机执行其最优调度分配结果,达到提高系统性能的目的。本文以某武器系统控制计算机为例,采用一种由作者提出的高效的启发式调度算法BBDF/CP进行调度,获得了良好效果。本文还提出了一种实现这种目的的多处理机系统结构,它结构简单、工作可靠、同步方便。     

YFSIM核库系统设计与实现

多处理机系统是当今计算机研究和开发的热门。多处理机上软件研制的一个难题是：系统怎样才能自动产生高度并行运行代码。本文中我们提出一种模板式的核流水线设计方法，使多个处理机的指令系统，转化为虚拟的单处理机宏指令（核库）。我们用这种方法在银河仿真Ⅱ型机（ＹＨ—Ｆ２）上设计并实现ＹＦＳＩＭ核库，它包括完成各种仿真计算任务的１０００个多个核代码程序（宏指令）。ＹＦＳＩＭ编译器采用上、下有关文法面向核库进行定义，分析和制导翻译，能够自动产生多个处理机的复合指令，实现多个运算的并行处理，充分发挥了硬件传送，加载，运算等各种指令的并发操作功能和多处理机并行功能。     

一种并行C语言编程环境

一种并行C语言编程环境(PCLPE)是为运行Unix操作系统且具有共享存贮器的MIMD并行机设计的并行C语言编程环境,它是由扩充的串行C语言(称为并行C语言)及其支持该语言的环境构成。并行C语言能够描述子进程,共享存贮区,进程间同步以及相关操作。PCLPE简单、易用,并且特别适合编写并行数值处理程序。PCLPE已开始在Masscomp 6600并行机上运行。     

A High Speed Signal Processing Machine -Its Architecture, Language and Compiler

A systolic array architecture computer (FXCQ) has been designed for signal processing. R can handle floating point data at very high speed. It is composed of 16 processing cells and a cache that are connected linearly and form a ring structure. All processing cells are identical and programmable. Each processing cell has the peak performance of 20 million floating-point operations per second (20MFLOPS). The machine therefore has a peak performance of 320 M FLOPS. It is integrated as an attached processor into a host system through VME bus interface. Programs for FXCQ are written in a high-level language -B language, which is supported by a parallel optimizing compiler. This paper describes the architecture of FXCQ, B language and its compiler.     

高速并行多处理器系统原理及方案

当前,计算机应用领域对计算机的运算处理速度要求越来越高,而提高单机系统的处理能力是有限的,同时系统成本也会很高。因此并行处理技术成为解决这一矛盾的有效方法之一。并行处理系统从硬件角度采看,基本可分为两类;基于低信道容量网络的多计算机系统。这类系统多用于各结点信息藕合比较小、实时性要求不高的松散藕合系统。另一类即是紧藕合的多处理器系统。本文介绍一种已工程实用化了的紧藕合实时多处理器系统。该系统为研究多处理系统的并行算法、任务的实时划分、调度管理等关键技术提供了一个良好的硬件平台及软件环境,该系统可广泛用于要求迭代速率非常高的实时控制与实时仿真系统。     

多功能雷达视频信号模拟器

对雷达视频信号模拟器的类型、结构、功能等作了系统的分析 ;重点讨论了一种单脉冲雷达多功能视频信号模拟器 ,该模拟器采用“微机 模拟器DSP组合”的结构实现 ,它能产生多种参数的目标回波信号、杂波、噪声、欺骗干扰和航迹等 ,可用来开环或闭环调试和测试动目标跟踪信号处理机和角跟踪伺服系统。     

高分辨力雷达导引头可编程FFT处理器设计

高分辨力雷达导引头采用先进的合成孔径雷达(SAR)进行制导,通过对回波数据的大量积累和实时处理来提高雷达的方位分辨力。其中极为关键的部件就是FFT处理器,它的处理速度是整个数字信号处理系统中的重要指标。为了研制这种高速可编程FFT处理器和满足实时处理要求。本文采用两片TMS320C25芯片设计了一种可编程FFT处理器。当运算点数在128点以内(复数数据)时,通过合理地优化可执行程序代码和安排运算数据,其编程可以达到最高的效率,能够在0.5ms完成128复数点FFT运算(全部过程)。实践表明,效果良好。     

飞行器控制计算机的程序设计

本文论述了以ＴＭＳ３２０Ｃ２５作为飞行器控制计算机微处理器来设计控制程序的方法。设计中透彻分析了控制程序的数学模型特点，提出了用标准激励实时控制软件的方法，充分发挥了微处理器的结构特点，运用函数查表、扩展精度运算等各种方法，不仅使控制程序满足了实时运行的要求，而且计算结果也有较高的精度。     

高速信号处理系统及其在弱信号检测中的应用

依据水下信号处理任务的特点，结合流水线处理和并行处理，采用模块化设计方法，实现了一个由 １片 ８０８６ 微处理器和 １ 片高速数字信号处理器 Ｔ Ｍ Ｓ３２０ Ｃ２５ 构成的高速信号处理系统。该系统的峰值运算能力为２６ 亿次以上的整数操作。该系统能够实时实现信号的空间处理和时间处理等，并在水下弱信号检测中得到应用，取得了良好的结果。     

TMS320系列芯片在电视跟踪器中的应用

本文介绍了以ＴＭＳ２０第二代产品为ＣＰＵ的电视图像专用处理机的设计方法，并给出了相应的硬件框图。文中最后还给出了专用处理机在实时数字电视跟踪系统中承担目标检测、识别、跟踪及控制等运算任务的实验结果。结果表明，该专用机具有速度高、成本低、开发便利等优点，它也可以应用于其他实时处理系统。     

A New Signal Processing Technique of π/4-DQPSK Modem Based on Software Radio

1 .INTRODUCTIONπ/4 DQPSKmodemhasbeenchosenasthemodemschemeinmanymobilecommunicationsystems[1 ] .Inπ/4 DQPSKmodem ,theinformationbitsaremappedintophasetransitionsratherthanabsolutephasevalues.Thisencodingofinformationinthetransitionsovercomesthephaseambiguityproblemsresultingfromtheestimationofcarrierphaseinnon differentialPSKsystems.Soπ/4 DQPSKallowsforsimplebasebanddifferentialdemodulation .Further,inπ/4 DQPSK ,themaximumphaseshiftisrestrict edto± 1 35°(ascomparedto± 1 80…     

CHY-Ⅲ仿真计算机系统体系结构

从大型战略武器系统的数字仿真、半实物仿真和闭环动态测试的需要出发，把先进的ＭＰＰ技术和先进的仿真技术相结合，提出了一种分布存储、基于消息传递的并行仿真计算机系统结构。它采用虫蚀寻径通讯技术和高速开关网络，构造了一个ＭＩＭＤ的大规模分布式并行仿真系统。实践证明，这种结构具有良好的可扩展性、灵活性和较高的并行效率     

基于模数混合的高速激光信号同步算法

针对全数字环路在高速信号同步中的应用局限,提出了一种基于模数混合的同步算法。利用高速门电路和有源阻容(resistance capacitance, RC)积分电路完成高速模拟信号与再生信号的相关运算,经低速模数采样、插值计算、环路滤波处理,调整再生信号,形成模数混合的闭合环路,实现对传输时延的跟踪。仿真与分析结果表明,对于传输速率2.5 Gsps的宽带信号,Eb/N0高于-10 dB时,模数混合算法同步精度在80 ps以内,与全数字算法相当;同时,与全数字算法相比,此算法明显降低了采样率,大幅降低了数字信号处理运算复杂度,节约了时钟和处理资源,并降低了功耗,更适于高速传输系统。