基于脉冲压缩的宽带数字接收机设计

针对传统宽带数字接收机存在跨信道问题以及在低信噪比下检测能力差、对宽带同时到达信号处理能力差的缺点,提出一种基于脉冲压缩的新型宽带数字接收机结构进行雷达信号的截获及脉冲描述字参数的提取.将基于脉冲压缩的接收机结构从模拟域扩展到离散域,推导出信号经过数字压缩接收机后的数字离散形式.新型接收机结构采用线性调频信号与接收信号混频得到混频信号,将混频信号送入数字延迟模块进行卷积运算得到输出的脉冲尖峰.新型接收机结构本身不存在跨信道问题,并且可以有效地处理低信噪比环境下的信号及同时到达信号.通过推导给出输入信号频率与扫频信号带宽和数字延迟信号带宽的约束关系,并且进一步给出了雷达信号经过新型宽带数字接收机后的载频、带宽、脉宽、幅度等脉冲描述字信息的计算公式.仿真给出了新型宽带数字接收机在低信噪比下的信号检测能力、大带宽同时到达信号处理性能以及脉冲描述字提的取能力,并进一步分析了不同环境参数对脉冲描述字提取性能的影响.通过和传统信道化数字接收机信号检测和测频能力的对比,仿真结果证明了新型数字接收机结构在低信噪比下信号检测和参数提取的有效性.为数字压缩接收机的物理实现提供了理论基础,也提供了新的宽带数字接收机的设计理念.     

基于FPGA的软件无线电宽带多通道数字接收技术

针对宽带信号数字接收要求采样速度快、消耗资源多、难以实时处理的问题,利用频域多通道接收、中频数字化采样技术,论证了可应用于太阳射电日像仪的接收系统实现方案.引入一种高效的多相抽取滤波数字下变频方法,给出了基于FPGA的并行多路信号接收处理实现方案,仿真实验表明该中频数字接收模块设计方案具有好的可实现性.     

数字信道化的调制信号测频方法

由于雷达信号覆盖带宽范围的增大,在对宽带雷达信号进行模数转换时,采样频率需要达到吉赫兹,因此存在后端的信号处理速度和信号采样速率不匹配的问题。为了解决该问题,采用高效数字信道化结构。为了实现对经过该结构处理的雷达信号的频率参数估计,提出在传统的瞬时相位差测频的基础上加上中值滤波处理的测频方法。仿真结果表明该方法能够有效地提高调制信号的测频精度,减小由于相位编码信号本身存在相位跳变而引起的测频误差。可以将该方法应用于宽带数字接收机后端信号处理的频率测量。     

L波段SAR数字接收机优化设计

设计了一种基于FPGA的SAR数字接收机.接收机在L波段直接对射频信号进行采样,并由FPGA完成数字混频、滤波、降采样和数据传输.为提高输出信号的信噪比,并节省硬件计算资源,重点从频域的角度分析了接收机采样频率的选取和滤波器系数的优化设计.按照此方法设计的接收机能够充分利用输出信号的动态范围并根据输入信号的带宽选择合适的降采样率和数据传输速率.最后用软件仿真和硬件实现的结果证明了该设计高效、可行.     

Prony算法在步进频率雷达多 目标检测中的建模研究

步进频率信号是一种以增大信号带宽为代价来提高雷达距离分辨力的宽带信号。在步进频率雷达中,将接收的基带信号看作是包含目标信息的指数函数的线性组合;而Prony 算法是用指数函数的一组线性组合来描述等间距采样数据的数学模型。将扩充的Prony算法应用到步进频率体制的雷达中,可以得到更为精确的目标信息,并且可以克服直接采用IDFT合成高分辨距离像的一些缺点。相应的建模分析和实验仿真,说明了该算法的优越性。     

一种脉内相位编码脉间步进频雷达信号的研究

提出了脉内相位编码脉间频率步进(phase coded stepped frequency,PCSF)雷达信号,这是对一般脉冲线性频率步进(stepped frequency,SF)信号的改进.它将SF信号的矩形子脉冲替换为相位编码子脉冲串,通过脉内相位和脉间频率两次调制,获得了更大的频率步进量.PCSF雷达信号在系统有效工作带宽一定的情况下可以减少脉冲串数目,提高目标数据率及降低多普勒敏感度,并且经过两级压缩处理还可以获得两级分辨率.由分析PCSF信号的性能和处理方法,给出了计算机仿真结果.     

宽带数字接收机脉冲信号提取实现

在一种高效宽带数字信道化接收机模型的基础上,利用高性能FPGA数字信道化接收机的搭建,并完成雷达脉冲信号参数的提取.针对均匀信道化处理跨信道信号和时域重叠信号时的问题,提出了脉冲上下沿频率判决和双进程状态机等处理手段.实现了跨信道信号的合并与时域重叠信号的分离,有助于雷达信号脉冲包络和脉冲描述字的提取,具有时效性高的优点.在FPGA上仿真实现验证了方法的实用性.     

基于TMS320C6x的调频步进雷达数字信号处理机

研究利用步进频结合调频子脉冲信号体制实现雷达的距离高分辨力。首先从理论上分析该信号的信号处理算法,然后通过仿真验证其处理算法的可实现性。在硬件设计的基础上,通过仿真分析ＴＭＳ３２０Ｃ６２０１的有限字长效应对调频步进雷达信号处理机的影响,利用ＴＭＳ３２０Ｃ６２０１实现了步进频结合调频子脉冲信号的压缩处理,并提出了有限字长效应的解决方案。利用步进频结合调频子脉冲信号体制,可以实现雷达的距离分辨力的Ｎ倍     

空-时二维步进频MIMO雷达宽带信号处理研究

为实现多输入多输出(MIMO)雷达距离高分辨,提出了空时二维步进频加线性调频的发射信号模型.MI-MO雷达采用空-时二维步进频的发射信号模型,可以将宽带信号处理分为接收波束形成、脉冲压缩、发射波束形成、慢时间维信号合成4个部分.发射信号分集给系统带来更多自由度的同时,也使信号处理变得更为复杂.仿真结果表明,当发射阵列规模较大时,MIMO雷达能在一个脉冲重复周期(PRT)内实现宽带信号合成,避免了常规宽带雷达的运动补偿问题.     

数字式信道化单比特接收机技术

现代战争信号环境对电子战接收机提出了更高的要求,侦察与反侦察、干扰与反干扰的斗争尖锐激烈,传统的接收机正面临着严峻的挑战.本文提出了数字式信道化单比特接收机的设计方法,它应用了数字信道化中的多相滤波技术,并在后续处理中结合了新一代宽带接收机中的单比特接收方法,提高了电子战(EW)接收机的接收性能.使得它可以在同一个信道中处理两个同时发生的信号,频率分辨率和精度都大大提高.最后,通过仿真分析验证了此方法的可行性.     

宽带多速率通用数字调制器的设计与实现

设计了宽带通用调制器结构,分析了该调制器硬件实现的关键技术,给出了基带脉冲成形数字滤波器、多速率插值的CIC滤波器及时钟信号产生的具体实现方法. 利用矢量信号分析仪对调制器进行了测试. 测试结果表明,该调制器可产生速率为0.5～50.0MS/s的通用数字调制信号,矢量幅度误差和频谱满足通信标准的要求.     

8PSK中频数字化发射机中多级滤波器的研究与设计

本文介绍了8PSK调制方式的原理和相应中频数字化发射机的系统结构,并进一步提出了发射机中多级滤波器各自的作用及实现方法。针对数字化基带成形的处理特点,该文提出一种基于分布式算法和查找表的高速成形滤波器实现方法以基于现场可编程门阵列（FPGA）芯片实现根升余弦FIR,滤波器,以及由CIC内插滤波器实现了发射机中的增采样功能。整个设计采用硬件描述语言VerilogHDL实现,通过仿真验证了以这些方法来实现相应的功能是可行的。     

一种可调横向滤波器的设计分析

针对在数字信号传输系统中存在码间串扰时,在基带传输系统中,必须采用在系统中插入滤波器(如频域均衡器或时域均衡器)来补偿的问题。采用奈奎斯特准则和抽样值函数的方法,对可调横向滤波器进行设计分析。并在此基础上,进一步对该滤波器的实现方法进行了较详细而全面的分析。     

低复杂度可变带宽全数字调制器

针对不同通信系统的不同带宽要求,提出一种低复杂度数字带宽可配置调制器(D-BCM),该调制器基于数字基带的可配置速率变换模块,其中可配置速率变换模块将多种不同输入码率转换为同一输出码率,使得后端数模转换(DAC)和射频调制(RF)与传统调制器相同。其核心部件可配置速率变换模块由两部分组成:第一部分是可配置速率变换的上采样单元;第二部分是单一的去镜像滤波器,且通过对多种去镜像滤波器的比较得出N yqu ist滤波器更适合低复杂度的实现要求。文中详细阐述D-BCM结构,并重点设计和实现可配置速率变换模块,最后在窄带系统中验证了调制器可行性。     

CIC滤波器的FPGA实现

为了解决软件无线电通信系统中频采样之后的极大数据量在基带处理部分对DSP计算的压力,在发射和接收过程中采用采样率变换技术,并引入CIC滤波器实现采样率转换,很好地满足了抗混叠效应的要求.采用常规方法和Hongenauer剪除理论的改进算法完成该滤波器的设计,结果表明:对于5级CIC滤波器,前者最高工作频率为160MHz,占用228个逻辑单元;后者最高工作频率为193MHz,占用225个逻辑单元.QuartusⅡ时序仿真验证了两种方法的正确性,而后者更适用于高速多速率信号处理系统.     

基于CPLD的基带成形数字滤波器的多相结构设计

介绍了一种用数字信号处理的方法来实现基带成形数字滤波器,这种方法充分利用了CPLD的结构特点,可以大大提高数字信号传输速率,详细介绍了设计原理和实现框图.     

Suppressing Autocorrelation Sidelobes of LFM Pulse Trains with Genetic Algorithm

Modulations and diversities, including the Costas-ordered stepped-frequency and nonlinear stepped-frequency waveforms are widely used in linear frequency modulation （LFM） pulse trains to reduce the relatively high autocorrelation function （ACF） sidelobes. An efficient method was developed to optimize the interpulse frequency modulation to remove most of the ACF sidelobes about the mainlobe peak, with only a small increase in the mainlobe width. The genetic algorithm is used to solve the nonlinear optimization problem to find the interpulse frequency modulation sequence. The effects on the ACF sidelobes suppression and mainlobe widening are studied. The results show that the new design is superior to the corresponding stepped-frequency LFM signal and weighted stepped-frequency LFM signal in the terms of the ACF sidelobes reduction and mainlobe spread.     

基于FPGA的单脉冲雷达信号预处理系统设计与实现

由于单脉冲雷达信号预处理运算量大,算法结构比较固定,本文采用FPGA实现预处理系统,对三路中频进行采样,并将采样结果分别进行下变频得到基带数字信号.考虑到信号有多种模式,并且脉压所占用的资源较多,所以采用一个脉压模块完成三路信号不同模式的脉压处理.通过FPGA产生测试信号,将测试信号输入到ADC中,实现回环测试.将处理结果与仿真结果进行对比分析,二者一致,表明设计的系统合理可行.      

基于现场可编程器件的全数字成形滤波器实现

研究全数字基带成形滤波器的实现．根据数字通信中的基带传输原理，分析基带传输中成形滤波的必要性和几种常见实现方法的优缺点．选择了其中的查表法，并通过采用基于现场可编程门阵列器件的硬件描述语言，对该方法进行了全面的仿真和分析．采用该技术实现的全数字成形滤波器可以针对不同速率及指标在系统中方便地进行修改．符合未来数字通信软件化的趋势，在软件无线电中有广阔的应用前景。     

基于FPGA的数字正交变换信号的脉冲压缩

在现代雷达信号处理领域,实现高精度的数字信号脉冲压缩是一项关键技术.在进行时域脉冲压缩前,引入数字正交变换模块,提取I、Q基带信号,保证了较高的通道幅相一致性.对基带信号进行时域脉冲压缩,运算简便,实时性强,便于硬件实现.设计中采用Matlab和FPGA联合调试的方法,利用Matlab进行方案验证,采用Quartus Ⅱ软件进行方案实现,核心模块采用IP核实现,大大缩短了调试周期,并且提高了系统的稳定性.本系统具有运行速度快、功耗低、实现简单、实用性强等优点.