高阻外延层电阻率均匀性控制技术分析

随着高频大功率器件的广泛应用,对用于制作器件的外延片的要求也越来越高,其中最重要的是外延层电阻率.为了提高器件的工作频率与工作电压,要求外延层电阻率要高,电阻率均匀性要好.而高阻外延层的电阻率由于受到自掺杂与系统杂质的影响,很难获得好的电阻率均匀性.通过对外延生长过程中杂质的引入,以及不同杂质的来源及特点进行深入分析,针对不同杂质来源的控制提出有效的解决方法,保障了生长出电阻率均匀性好的高阻外延层.     

CVD法制备高质量硅外延片的工艺研究

本文采用化学气相沉积(CVD)法在单晶硅衬底上沉积硅外延层,同时研究了沉积工艺对外延层电阻率和厚度的影响规律。研究发现采用H2气变流量吹扫后可以有效抑制非主动掺杂,提高外延层电阻率的均匀性;衬底表面气流边界层厚度会对外延层的沉积速率有显著的影响。通过对沉积工艺的控制可以得到电阻率和厚度均匀性良好的硅外延层。     

薄层高阻硅外延制备工艺研究

轻掺硅外延层/重掺衬底结构作为现代电力电子器件的关键基础材料,其厚度均匀性、电阻率均匀性等关键参数与所制器件的性能密切相关。通常基于重掺衬底的轻掺硅外延层,电阻率比厚度数值至少会低1个数量级,可以有足够的反应时间爬升到稳定轻掺态。但在特定的应用领域,所需外延层电阻率高于厚度数值2倍以上,并且要求电阻率、厚度参数控制精确。传统外延工艺中电阻率受自掺杂影响,爬升速率缓慢,均匀性始终不能达到预期目标。基于外延掺杂机理,通过设计低温外延生长、基座包硅等多种手段,可有效抑制系统自掺杂干扰,实现了硅外延层厚度不均匀性1.5%,电阻率不均匀性2%的研制目标。     

重掺衬底/轻掺硅外延层制备工艺研究

轻掺硅外延层/重掺衬底的过渡层结构、厚度均匀性、电阻率均匀性等关键参数与所制器件的性能密切相关.通常基于重掺衬底的轻掺硅外延层,电阻率比厚度数值至少会低一个数量级,可以有足够的反应时间攀升到稳定轻掺态.但在光电探测应用领域,所需外延层电阻率高于厚度数值2倍以上,并且要求电阻率、厚度参数控制精确,均匀性好、过渡层窄,晶格...     

VDMOS功率器件用200mm硅外延片工艺研究

200 mm尺寸的硅外延片是制备VDMOS功率器件的关键材料,其均匀性、结晶质量等材料技术指标与器件耐压、正向导通特性等电学性能密切相关,因此对大尺寸外延层的参数控制水平提出了严格要求。但由于反应区域面积较大、涉及反应因素条件较多,传统外延工艺下边缘参数偏离目标值5%～10%,无法满足器件要求,各项工艺条件的配合度成为亟待解决的技术问题。通过外延系统流场和热场的优化,可将外延片内的厚度和电阻率不均匀性控制在3%以内,并且结晶质量良好,实现了高质量200 mm硅外延片的生长。     

功率VDMOS用硅外延材料的制备

介绍了一种实用的VDMOS器件用硅外延片生长技术,该技术使用PE-2061S外延设备,通过特有的工艺技术,在直径0.12m重掺锑（Sb）衬底上,完成了高阻厚层N型外延片的生长。外延层厚度大于74μm,电阻率大于27Ω.cm,其厚度、电阻率及结晶质量等参数都得到了很好的控制,其中部分技术参数达到了国际先进水平。结果表明,该外延材料完全满足VDMOS器件的制作需要。     

低功耗肖特基整流器件用200 mm高均匀性硅外延层生长工艺

200 mm硅外延片是肖特基器件的关键支撑材料,但是大尺寸硅外延层生长面临反应面积大、易受热流场扰动影响的问题,导致采用传统外延工艺始终未实现预期目标。利用Centura外延炉,在200 mm的硅单晶衬底上化学气相沉积(CVD)了结晶质量良好且高均匀性的外延层,外延层厚度不均匀性1. 0%,电阻率不均匀性1. 1%,无滑移线、雾等缺陷。实验利用光学显微镜、傅里叶变换红外光谱仪(FT-IR)、汞探针电容-电压测试仪(Hg-CV)等测试设备分别研究了外延层的表面形貌、厚度和电阻率等参数。通过精确调节外延炉内的热场和流场分布,结合设计附面层杂质稀释、基座浅层包硅等技术,解决了参数一致性与稳定性问题,实现了高质量200 mm的硅外延层。     

低功耗肖特基整流器件用200mm高均匀性硅外延层生长工艺研究

200 mm硅外延片是肖特基器件的关键支撑材料,但是大尺寸硅外延层生长面临反应面积大,易受热流场扰动影响的问题,导致采用传统外延工艺始终未实现预期目标。本文利用Centura外延炉,在200 mm的硅单晶衬底上化学气相沉积(CVD)了结晶质量良好且高均匀性的外延层,外延层厚度不均匀性<1.0 %,电阻率不均匀性<1.1 %,无滑移线、雾等缺陷。实验利用光学显微镜、傅里叶变换红外光谱仪(FT-IR)、汞探针电容-电压测试仪(Hg-CV)等测试设备分别研究了外延层的表面形貌、厚度和电阻率等参数。通过精确调节外延炉内的热场和流场分布,结合设计附面层杂质稀释、基座浅层包硅等技术,解决了参数一致性与稳定性问题,实现了高质量200 mm的硅外延层。     

SiCl_4-H_2体系低压硅外延的研究

应用SiCl_4氢还原法,在改进的常压卧式感应加热系统中进行了低压硅外延生长。生长温度为1050℃—1150℃,压力为160—80乇。对外延层的测试结果表明:低压外延在抑制自掺杂、改善外延层电阻率和厚度的均匀性,减少埋层图型漂移有明显的效果。所作的外延片已成功地用于半导体器件的制造中。     

汞探针容-压法硅外延测试

大量分立元件和集成电路是在硅外延片上制造的。外延层的电阻率及其分布情况极大地影响着元件的电参数:n/n~ 外延层电阻率太高会使h_(FE)和f_T的峰值电流降低;n/p外延层电阻率太高会使p-n结隔离线性电路bs穿通,外延层电阻率太低又会降低击穿电压;而采用n~-/n/n~ 结构的外延片制管以解决大电流h_(FE)和击穿电压之间的矛盾时,更要求测准n~-层的厚度和n层的电阻率。目前生产厂广泛采用三探针测外延层电阻率,     

一种重掺衬底上生长硅外延层的工艺研究

随着肖特基势垒二极管对反向击穿电压一致性指标要求的进一步严格,对所需重掺衬底的硅外延层厚度和电阻率参数的均匀性指标提出了更高的要求。同时,为满足肖特基势垒二极管低正向压降的性能,对外延层过渡区宽度的控制难度加大。使用PE-2061S桶式外延炉,通过综合采取低温本征法、变流吹扫及低速外延沉积等工艺手段,成功实施了重掺衬底上窄过渡区硅外延层的生长工艺,硅外延层厚度和电阻率不均匀性均达到1.5%的要求,而且过渡区宽度可以1.6μm。     

P型低阻硅外延生长提高成品率的探讨

在重掺硼微偏离<111>的硅单晶衬底上,汽相生长厚为6—8微米,电阻率为O.5—O.8欧姆·厘米的P型外延层。 在生长中利用控制自掺杂效应使电阻率满足要求,严格控制生长温度在1110℃—112O℃,生长速度在O.7—1.1微米/分,得到表面光亮、平整,电阻率均匀的外延片。使成品率可达90％左右。     

硅外延工艺中HCl气相腐蚀技术研究

主要对硅外延工艺中的HCl气相腐蚀原理以及HCl气腐对外延工艺的作用进行了分析。从HCl腐蚀速率、腐蚀温度和对外延层电阻率均匀性影响等方面进行了重点研究,并采用不同的工艺条件,进行了相关的对比试验,总结了HCl气腐对外延层影响的规律。     

硅外延工艺中HCI气相腐蚀技术研究

主要对硅外延工艺中的IICI气相腐蚀原理以及HCI气庸对外延工艺的作用进行了分析.从HCI腐蚀速率、腐蚀温度和对外延层电阻率均匀性影响等方面进行了重点研究,并采用不同的工艺条件,进行了相关的对比试验,总结了HCI气腐对外延层影响的规律.     

PIN光电探测器用反外延片工艺研究

创新性使用反外延法工艺,介绍了适用于制备近红外波段PIN光电探测器的硅外延材料的研制工艺,在区熔单晶抛光片上进行重掺导电层和支撑层的外延层制备。通过对硅源流量与掺杂剂浓度的精确控制,实现了快速外延生长和高浓度掺杂。通过精细的后期加工工艺,将高阻区熔层加工为厚度和表面质量均满足器件要求的有源层。结果显示,采用反外延法工艺得到的反外延材料片应用到PIN光电二极管中,不仅节省器件制备中的工艺程序,而且大大提高了器件耐压性。     

15.24 cm外延材料厚度均匀性控制研究

利用LPE-3061D平板式外延炉制备硅外延片,实验研究了流场分布对外延生长速率、厚度及其均匀性的影响,在外延制备过程中通过运用流场和热场控制、基座浅层包硅、变流量吹扫、快速本征生长、二次外延等工艺手段并且加以有机组合,提高了外延层参数的一致性。     

功率VDMOSFET外延层参数的优化选择

本文推导出外延层穿通击穿情况下均匀掺杂外延层电阻率和厚度的关系式,及使外延层理想比电阻ρW取最小值时电阻率和厚度的精确表达式。从比导通电阻最小的要求考虑,提出了优选外延层参数的方法,计算结果表明,此法优于传统方法和C.Hu方法,可使VDMOSFET的比导通电阻达到最小值。     

Applied Materials Centura系列单片式硅外延炉的先进性研究

随着半导体元器件制造要求的不断提高,对硅外延片的质量要求也不断提高。一方面,为了改善硅外延片的厚度和电阻率均匀性,硅外延炉从多片式逐步转向单片式发展;另一方面,硅外延片的尺寸从小尺寸(4英寸)向大尺寸(8英寸、12英寸)发展。鉴于面向大尺寸的单片式硅外延炉将是未来主导硅外延材料生长的主流设备,对AppliedMaterialsCentura系列单片式硅外延炉的先进性进行分析,分别介绍其设备结构、工艺性能、产量效率等特点,进而提出一些可能需要改进的方向。     

N型硅外延片表面状态对肖特基接触的影响

本文采用化学气相沉积(CVD)方法,利用平板式外延炉,在5英寸111晶向,2×10-3Ω·cm重掺As衬底上,生长N/N+型硅外延;试验中采用电容-电压方法,利用汞探针CV测试仪,通过金属汞与硅外延片表面接触形成肖特基势垒,测试势垒电容并转换为外延层载流子浓度和电阻率,实现对外延层电阻率的测量。在此过程中,我们研究了自然氧化、H2O2水浴、紫外照射三种氧化方法,处理硅外延片表面,形成10~15A的氧化层,并对比分析了三种氧化方法所形成的硅外延片表面状态,以及对电阻率测试结果的影响。通过实验对比,H2O2水浴方法,获得的硅外延片表面最为稳定,重复测试标准差±1%。     

GaAs外延片质量控制

Mocvd法生长外延片,是当前制做LED产品关键工艺,外延材料是LED核心部分。所以要获得符合要求的外延层,必须做好方方面面的质量控制工作。以Mocvd法生长GaAs外延层为例,结合理论和实践经验,进一步论述Mocvd法生长GaAs外延片的一些方法和经验。