无线ATM技术前沿

介绍了无线ATM网络的技术的频率接口。分析了无线ATM(Wireless ATM)的网络体系结构、信元格式、协议分层,并着重讨论目前研究得较多的关键技术:物理层(PHY)技术、多址访问控制(MAC)协议、差错控制、位置管理和越区切换控制等。并总结了ATM Forum、ETSI对无线ATM标准化的进展情况和国际上正在开展的无线ATM研究项目以及现有的无线宽带网络的实验系统。     

TMS320C6000与CAN控制器接口设计与实现

介绍并分析了高性能定点数字处理器TMS320C64x和CAN控制器SJA1000的接口信号及时序。基于复杂可编程逻辑器件CPLD,设计了DSP处理器和CAN控制器之间的接口电路,并给出了详细的软硬件实现方法,具有很好的实用性。     

ATM物理层的一种实现方案

给出ATM物理层的一种实现方案,介绍了以PMC5347芯片为例实现ATM物理层主要功能的方法及原理.     

10 G以太网的UTOPIA接口设计

为了解决10 G以太网接入系统中ATM通用测试及操作物理层接口(UTOPIA接口)的设计问题,提出了并行状态机的设计方法.讨论了10 G以太网接入系统的整体结构和接口设计.提出了求L-并行状态机的可达状态集、状态转移表、状态序列集以及动作表的算法.并以这些算法为基础,讨论了L-并行状态机的设计复杂度问题.以此方法为基础,设计了两路并行的10 G以太网接入系统的UTOPIA Level-4接口,使芯片所需的工作时钟频率降低了一半,从而证明此方法可以有效地应用于并行状态机的设计.     

光释光断代仪的接口电路设计

介绍了EPP协议的特点和时序,并结合科研项目“光释光仪器的研制”提出了接口电路设计方案,指出该接口电路主要由读写逻辑生成电路、地址锁存器及译码器、逻辑延时电路构成,并给出了电路框图。     

基于McBSP实现TMS320C6000系列DSPs的帧传输处理

为实现TD-SCDMA无线接口物理层帧传输处理技术,在以TMS320C6416和TMS320C6414为核心的硬件平台上,利用两个DSP的多通道缓冲串口(McBSP)实现了双DSP之间的通信,不用外接任何外围芯片,接口简洁方便。从软件和硬件两个方面给出了McBSP的具体设计思想和实现方法。同时给出用CSL库函数实现McBSP配置的程序。     

Parlay CC API与SIP的逻辑关系

首先描述了ParlayCCAPI(Parlay规范中的呼叫控制应用程序接口)和SIP(会话初始化协议)的逻辑组成与结构,然后通过SIP与ParlayCCAPI逻辑关系比较,给出了从SIP到ParlayCCAPI的方法、响应码和地址的映射关系,最后给出了基于SIP的ParlayCCAPI构建基本会话的时序图,并通过模拟实验说明基于SIP的ParlayCCAPI主要功能是可以实现的。     

B3G系统中MAC和PHY接口设计与实现

研究了如何实现超三代移动通信时分双工(B3G TDD)系统中媒质接人控制层(MAC)与物理层(PHY)多通道RocketIO Gbit数据接口.基于模块化思想设计出一种按比特映射方式调整MAC发送数据包格式的透明发送机制;利用各通道轮询方法设计了一种多通道联合自适应数据接收机制,它的片内存储器资源占用率仅为传统FPGA设计的25%.基于该接口模式,仅修改FPGA内几个寄存器值即町实现整个系统的升级,而自适应接收机制使得基站和移动台可以使用同一FPGA代码,即实现了设计的通用性.所有寄存器均由协议处理器通过外部设备互联总线配置(PCI),因此FPGA配置文件只需要生成一次,可节省大量用于产生不同配置文件所需的FPGA布局布线的时间.本接口设计方法在未来移动通信系统中具有广泛的应用价值.     

PLC模拟量输入接口的设计

介绍了一种PLC模拟量串行输入接口的设计方法，详细说明了硬件结构及工作原理，给出了程序(梯形图)及接口时序。实验证明该接口能很好地满足PLC对大惯量模拟信号的采集。     

一种新型温度检测系统设计

MAX6 6 75是Maxim公司推出的具有冷端补偿的单片K型热电偶放大器与数字转换器。文中介绍了该器件的特点、工作原理及接口时序 ,并给出了与单片机的接口电路     

高速数字图像采集显示系统的设计与研究

为满足实时显示高速数字图像的需求,分析了Camera Link接口技术和VGA(Video Graphics Array)接口协议的标准.根据VGA接口具有多种显示模式,设计了以FPGA(Field Programmable Gate Array)为核心处理器的数字图像采集显示方案.FPGA通过Camera Link接...     

基于FPGA的SPI接口Flash控制器设计及其在存储配置数据中的应用

针对现场可编程门阵列(FPGA)丰富的逻辑资源及产生精确时序的能力,给出一种基于FPGA的SPI控制器的设计方法.可方便地对SPI flash进行读写、擦除等操作,从而能快速、准确地存储数据.在SPI控制器设计过程中使用Modelsim进行仿真验证,并用VHDL硬件描述语言进行编程,下载到FPGA开发板上进行测试,对SPI接口flash进行操作,证明了系统设计方法的正确性和可靠性,该方法对flash存储控制系统的设计具有普遍适用性,实现了对以FPGA为控制核心的系统数据长时间存储.     

基于FPGA 的1553B 总线的接口设计

针对传统应用飞机内部时分指令/ 响应型多路串行数据总线(MIL-STD-1553B: Military Standard 1553 Bus)需要大量外围芯片的问题, 在研究MIL-STD-1553 总线协议的基础上, 实现一种以现场可编程逻辑器件(FPGA:Field Programmable Gate Array)为核心的1553B 接口模块。综合分析了FPGA 控制1553B 总线的原理和过程,
给出了FPGA 控制通用串行总线(USB: Universal Serial Bus)的实现方法。采用变压器耦合的方式, 通过HI-1567转换器, 将信号送入FPGA 中, 利用FPGA 内部丰富的逻辑资源完成对总线数据的采集、编解码以及与PC(Personal Computer)机的通信, 并将FPGA 接收到的数据信息显示在PC 机上。实验结果表明, 该设计方案完
成了总线数据的发送和接收, 实现了总线数据的正确传输, 不但减少了大量的外围电路, 而且提高了系统的可靠性和实时性。     

视频图像采集及网络传输系统的设计

为满足特殊行业对高分辨率视频监控的需求,设计一种基于FPGA(Field Programmable Gate Array)的视频图像采集及网络传输系统.采用IIC (Intel-Integrated Circuit)协议,利用FPGA实现对图像传感器寄存器的配置,图像传感器输出分辨率为1024×768、帧率为8 Hz、...     

基于FPGA的电脑横机控制器PC104总线接口设计

针对电脑横机编织需要可靠的数据交换,提出一种新型控制器,由工控机和FPGA主控板构成,通过PC104总线进行数据传输.主控板由SpartanTM-3系列FPGA、配置PROM、双向电平转换器等构成,介绍了用VHDL语言描述的FPGA内的PC104接口逻辑,给出了程序代码,经编译、综合、下载后,通过逻辑分析仪测量了总线数据读取时序,时序图表明该接口工作稳定.实际应用也证明,该接口体积小,性价比高,并可移植.     

基于USB总线的多功能车辆总线网卡设计与实现

对多功能车辆总线（MVB）网卡的结构进行分析,运用VHDL语言实现FPGA中的逻辑设计,使用USB总线实现PC机与FPGA之间的高速数据传输,从而实现PC机与MVB网卡的通信.介绍了USB接口部分的硬件电路设计、FPGA的软件设计以及上位机的软件设计.目前,本设计方案已成功应用于某地铁列车通信控制系统.     

四目立体测量图像同步采集存储系统的设计

运用四目立体测量技术实现具有复杂曲面形状物体的逆向设计,在航空、航天、汽车和造船等工业领域具有广泛需求。设计了用于四目立体测量的图像同步采集存储系统,采用FPGA作为控制器,利用Camera Link接口连接摄像机和FPGA,触发采集、传输图像数据;采用外部动态随机存储器SDRAM和FPGA内部FIFO相结合缓存图像数据;采用USB2．0接口芯片实现FPGA与计算机数据通信。利用软件ModelSim完成系统各功能模块时序逻辑仿真,实验结果表明系统能够完成四目立体测量图像同步采集存储任务。     

一种CCD图像相关处理系统的FPGA+DSP实现

在卫星观测系统中,CCD相机对高精度图像实时跟踪时,为得到高信噪比高分辨率的图像,必须对图像进行实时相关处理.而现有软件实现速度不高,不能实现其实时性.本文在分析图像相关处理快速算法的基础上,使用Altera的Quartus Ⅱ软件,完成了其中的核心模块--FFT算法的硬件实现,提高了处理速度;并运用DSP处理器,设计了一个基于FPGA的实时数字图像处理系统.文中给出了系统的硬件电路和软件算法模块.仿真和调试结果表明:用FPGA与高速数字信号处理算法的结合,可以满足系统对图像进行实时处理的要求.     

可实现无间断数据传输的高速光纤链路

基于PCI总线接口实现了一种用于计算机与外设进行数据传输的高速光纤数据传输链路：采用现场可编程门阵列(FPGA)负责实现整个电路的逻辑与时序控制，并能支持DMA方式下的数据收发，开发了适用于链路卡的驱动程序；在应用程序中开辟了两个缓冲区，交替与传输卡上先进先出存储器(FIFO)通信，实现了主机到外设之间高速无间断数据传输；通过改变缓冲区的大小，对此链路的传输性能进行了测试，得到本传输卡的最高链路层带宙曲480Mbit／s。     

基于混合CORDIC的神经网络激活函数的实现

讨论了基于混合坐标旋转数字计算机算法设计并实现对数-S形激活函数的方法,采用超高速集成电路硬件描述语言和流水线技术构造的对数-S形函数的寄存器传输级模块在现场可编程门阵列上给予硬件实现,优化后的对数-S形函数模块结合了查找表和坐标旋转数字计算机迭代算法的特点,具有高效率、高速度、高精度等优点.实验数据表明,本设计模块计算结果的平均误差为0.05 %,最大误差为0.19 %,最大工作频率为109 MHz,满足神经网络超大规模集成电路的要求.