基于∑-△调制技术的信号发生器设计

提出了一种新的采用∑-△调制和无损离散积分振荡器来产生片内模拟信号的方法.研究了电路的实现原理和噪声传递函数零点优化设计方法,运用无乘法器的梯型滤波器结构和∑-△调制技术避免了多位高精度乘法运算和多位D/A数模转换器硬件成本高的缺点.除一个比较器外,整个电路全部由标准CMOS工艺来实现集成,硬件成本非常低,非常适用基于可测性混合集成电路的设计.通过一个6阶实例和仿真的结果表示:6阶的信号发生器具有120 dB衰减的动态带宽.     

一种新型级联ΣΔ调制器系统结构

针对传统高阶级联ΣΔ调制器结构电路复杂和对运算放大器的增益和线性度要求较高的缺点,提出了一种新型的2-3两级5阶多位量化器级联ΣΔ调制器系统结构.该结构的第1级采用2阶多位量化器的低失真ΣΔ调制器结构,减小了运算放大器的非线性有限增益对调制器性能的影响.第2级采用信号传递函数等于单位增益的单环3阶ΣΔ调制器,而不是传统级联结构中1阶或2阶ΣΔ调制器,降低了电路的复杂程度.系统仿真结果表明：在最大增益为70 dB的非线性运算放大器增益、±0.2%的随机数模转换误差的非理想条件下,该调制器的最大信号噪声失真比能够达到95 dB.     

FPGA数据扩展方式的ΣΔ调制器设计

文中针对模拟电路实现ΣΔ调制对输入信号幅度存在限制的问题,设计实现了基于FPGA数据扩展方式的二阶ΣΔ调制器。该调制器能够对满幅信号进行正确调制,且输出波形可通过简单的无源滤波器实现量化噪声的滤除及信号的解调。相对于模拟电路,FPGA实现通过内部寄存器数据位的有效扩展,防止中间过程数据溢出造成的调制错误,保证电路的稳定性。相应结论均通过仿真模拟及硬件实现证明。     

基于ΣΔ调制的频率合成器及其性能

ΣΔ模数变换器使用内部１位量化器就能提供较高分辨率的输出。将ΣΔ调制技术应用于频率合成器中，能较好地提高频率合成器的频率覆盖范围、相位噪声及频率分辨率。定量地分析了ΣΔ调制频率合成器的性能，给出了实现方法。     

一种4 M-Pixel/s 4通道X射线CCD读出电路

本文设计了一种4 M-pixel/s 4通道X射线CCD读出电路.为加快读出速度,采用相同的4个通道并行处理CCD信号,每通道由2个3阶3位增量型ΣΔ模数转换器(I-ΣΔADC)交替采样CCD信号进行量化.在调制器结构中引入环路延时迁移(SLD)缓解紧张的时序.设计实例采用0.35μm 2P4M CMOS工艺实现,芯片工作在3.3V电源电压和64MHz时钟频率下,设计获得前端电路折算到输入的等效积分噪声为13.53μV,积分非线性为0.009 6%,功耗为1.35W.     

一种通用的可编程双模分频器

提出了一种通用的可编程双模分频器,电路主要由3部分组成:9/8预分频器,8位可编程计数器和ΣΔ调制器构成。通过打开或者关断ΣΔ调制器的输出来实现分数和整数分频两种工作模式,仅用一个可编程计数器实现吞脉冲分频器的功能。9/8预分频器采用提高的TSPC动态触发器实现,而可编程分频器和调制器采用数字综合后布局布线的方法实现。基于SMIC0.18μm1.8V电源CMOS工艺的SpectreVerilog仿真表明:它能在分频比56-2047范围内工作,最大工作频率大于2GHz,消耗的电流小于4mA,适合应用在高性能的频率综合器中。     

一种通用的可编程双模分频器

提出了一种通用的可编程双模分频器,电路主要由3部分组成: 9/8预分频器,8位可编程计数器和ΣΔ调制器构成。通过打开或者关断ΣΔ调制器的输出来实现分数和整数分频两种工作模式,仅用一个可编程计数器实现吞脉冲分频器的功能。9/8预分频器采用提高的TSPC动态触发器实现,而可编程分频器和调制器采用数字综合后布局布线的方法实现。基于SMIC 0.18μm 1.8V 电源CMOS工艺的SpectreVerilog仿真表明：它能在分频比56-2 047范围内工作,最大工作频率大于2GHz,消耗的电流小于4mA,适合应用在高性能的频率综合器中。     

声呐发射机驱动信号调制性能的研究

PWM(pulse width modulation)调制和ΣΔ调制方式均能将任意波形信号转化为一位比特流信号,可以作为声呐发射机的驱动信号。为对比研究这2种调制方式在声呐发射机驱动信号调制应用方面的性能,文中将理论分析通过仿真结果,从5种衡量声呐发射机驱动信号调制性能的指标着手做出评价。通过对比得出结论,在声呐发射机应用方面,两者具有相同的电效率,但ΣΔ调制具有更高的输出线性度和更小的谐波失真度。     

基于FPGA的SD转换器的设计与实现

文章提出了一种采用Altera公司的Cyclone系列EP1C6F256C8FPGA芯片设计SD转换器的硬件电路的方法,并以一个加海明窗的160阶Fir低通数字滤波器进行数字信号处理,设计经软件仿真和硬件仿真,结果表明电路性能可靠,SD转换精度较高。     

基于振弦式传感器的测频系统设计研究

为确保监测振弦式传感器数据采集的准确性,提出了一种用多周期测频的方法,来实现振弦式传感器频率的测量.同时设计出了具体的硬件电路,系统硬件分为3个模块单元:温度补偿电路、测振电路、激振电路、应用AT89C52单片机来达到对多周期测频方案的实现、实用电路,该电路具有的特点为:测频范围宽和测量精度高等,并且应用AT89C52...     

共轨喷油器电磁阀双电压式驱动模块设计

设计了电磁阀双电压式驱动方法的硬件电路和驱动程序．硬件电路由驱动电压产生电路和控制电路组成,驱动电压产生电路用它激式极性反转型开关电源产生可调的高压和中压,控制电路控制高压和中压的开启和关闭时刻．驱动程序通过设置定时器匹配中断的方式实现高压和中压持续时间的控制．试验结果表明,电磁阀开启电流大。保持电流较低且保持平稳,电流特性符合电磁阀的驱动要求,可通过微调电压来调制保持电流．     

过采样Sigma delta调制器的研究与仿真

模拟 /数字变换器 ( A/D变换器 )是大规模、超大规模数模混合集成电路的重要组成部分 ,其性能价格比十分重要。过采样 sigma delta( ΣΔ) A/D变换器是一种高精度、低成本的 A/D变换器。采用过采样技术及 ΣΔ调制技术 ,对量化噪声进行整形 ,使基带内信噪比大为改善 ,从而提高了分辨率。为得到实用的高精度 A/D,讨论了一阶、二阶及高阶的ΣΔ调制器的性能特点 ,并编写 C语言程序进行行为级仿真 ,利用 MATLAB对其结果进行分析。设计了由开关电容构成的ΣΔ调制器电路 ,并给出了用电路的计算机辅助分析工具 PSpice仿真的结果及对其性能与参数关系的分析。这种 A/D变换器可广泛应用于高精度、低频带 ,如音频及视频信号处理等领域。     

一个新混沌系统的电路设计与实现

根据电路设计原理,设计了一种新颖电路来实现一个新的混沌系统,整个电路由加减运算电路、积分电路、反相电路3部分组成,电路结构对称.基于硬件电路实验平台,对设计的电路进行硬件电路实验研究,给出相应的实验结果,硬件电路实验结果与计算机仿真结果完全一致.     

多输入单输出N阶CCCⅡ-C电流模式滤波器

为了实现结构简单且截止频率可调的多功能N阶电流模式滤波器,提出了一种多输入单输出多功能N阶CCCⅡ(电流控制第二代电流传输器)-C(电容)电流模式滤波器的设计方法.该方法利用信号流图理论构造出N阶多输入单输出电流模式滤波器的信号流图,再根据信号流图综合出滤波器电路.用该方法可以实现出N阶低通、带通、高通及带阻电流模式滤波器.N阶滤波器电路仅由N个CCCⅡ,N个电容及一个多端输出的电流镜构成,且电路中的CCCⅡ仅为CCCⅡ (同相CCCⅡ)而无CCCⅡ-(反相CCCⅡ).通过改变CCCⅡ的外接直流偏置电流可以调节滤波器的截止频率.另外,用该方法所设计的电路参数仅由标准传递函数分母的两项系数之比决定.最后对截止频率为100 kHz的四阶巴特沃斯滤波器进行了仿真,验证了该方法及电路的正确性.     

一种新的ΣΔ内部DAC实现方案

提出了一种基于电流模技术的动态元件匹配方案,用以实现ΣΔＡＤＣ中内部多位数－模转换器（ＤＡＣ）。为减少由于ＣＭＯＳ工艺中的非理想因素引起的电路失配,基本ＤＡＣ单元设计采用精密电流拷贝电路,采用动态元件匹配的设计思想,选择一阶动态平均权重（ＤＷＡ）算法进行选通电路的设计,对各基本ＤＡＣ单元进行动态选通,将元件之间的失配误差转换为高频噪声分量。这些高频分量在ΣΔＡＤＣ单元进行动态选通,将元件之间的失本     

用CPLD构建红外遥控电路及其仿真

为了实现基于CPLD的红外遥控发射电路,文章在分析CX6122芯片红外遥控编码原理基础上,提出了用VHDL语言有限状态机构建该电路,用计数器、译码器和寄存器在状态机的St0-St4的协调控制下完成按键扫描,St5按键值的锁存,数据调制控制器在St6-St8协调下完成遥控信号引导码、数据码编码及调制．该电路经过仿真及硬件...     

基于复频法的分数阶Bao混沌系统的分析与电路模拟

本文基于复频法针对一类分数阶Bao混沌系统,从系统的分岔图、Lyapunov指数图和吸引子相位图等数值仿真分析验证了0.95阶次Bao混沌系统丰富的动力学特性,同时依据整数阶混沌电路的设计方法,设计了硬件电路,实现了该分数Bao混沌系统,最后,示波器绘制出相图与MATLAB仿真结果相一致,从而进一步揭示了分数阶Bao混沌系统的可实现性与混沌特性.     

芯片调试技术中插入点和监听电路区域的研究

根据硬件开销和缺陷的检测能力评估了一种可重构的调试设计方案.对于要调试的目标电路,首先设计并完成了一套由4个32位处理器核组成的多处理机系统,然后评估该调试设计电路的硬件架构.对改变调试电路排列的评估结果表明,调试电路的硬件开销占用所实现的多处理机系统在8.6%～12.7%的范围内.其次,对是否可以通过调试电路发现故障效应进行了评估.在一个16位处理器核上注入了10种不同的故障并且检查其是否会被每一个设置在处理器核上的观测点所发现,同时测量了观察所需的时钟周期数.最后还评估了每一种故障的可观察率以及每一个观察点的可观察率.     

一种低资源数字抽取滤波器设计

设计并实现一个应用于音频Sigma-Delta模数转换器的低资源数字抽取滤波器。该滤波器采用多级多采样率结构, 整体带内纹波小于0.06 dB, 带宽为21.6 kHz, 最低工作频率为10 MHz。通过滤波器硬件架构的设计, 有效地缩小了抽取滤波器的电路面积和功耗。芯片测试结果表明, 对 64 倍过采样率、4 阶Sigma-Delta调制的 1 bit 脉冲密度调制信号输出码流进行处理, 得到音频信号的信噪比达到87.2 dB, 在SMIC 0.13 μm 工艺下, 数字部分的面积约为0.146 mm²。与同类型抽取滤波器相比, 面积减小58%, 功耗减少60%以上。     

分数阶混沌系统的同步研究及电路实现

在整数阶混沌系统的基础上,构建了一个新的分数阶混沌系统.该混沌系统比已有系统模型动力学特性更复杂、无序且相图不具有对称性.用波特图频域近似法设计实现了该2.7阶混沌系统电路,结果验证了系统的正确性和有效性.采用线性反馈同步方法,用电子电路实现了两个分数阶混沌系统的同步,并设计了分数阶混沌保密通信电路,对传输信号进行加密,结果证明了保密通信电路的有效性,为混沌保密通信研究提供了新的思路.