一种基于CPLD和PCI总线的视频采集卡的设计

设计并实现了一种以CPLD为数据采集逻辑控制单元,以PCI总线为接口,采用视频专用处理芯片SAA7115来实现图像预处理的视频图像采集系统。详细讨论了CPLD的控制逻辑和图像预处理。采用CPLD实现视频图像信号采集,提高系统性能,同时具有适应性和灵活性强、设计、调试方便等优点。实验结果表明该系统实现了图像的实时采集。     

一种基于CPLD和POI总线的视频采集卡的设计

设计并实现了一种以CPLD为数据采集逻辑控制单元，以PCI总线为接口，采用视频专用处理芯片SAA7115来实现图像预处理的视频图像采集系统。详细讨论了CPLD的控制逻辑和图像预处理。采用CPLD实现视频图像信号采集，提高系统性能，同时具有适应性和灵活性强、设计、调试方便等优点。实验结果表明该系统实现了图像的实时采集。     

SAR雷达定时模块的设计

文中设计了一款定时模块,用于为SAR雷达提供定时信号。设计选用了AD公司ADSP21060芯片作为控制芯片,实现数据交流、工作方式切换以及指令传输以等。设计中采用了标准VME接口来保证与主机的通信,配有CPLD模块来实现对VME接口控制和定时信号的产生。本文主要从硬件方面详细叙述了设计思路与过程。     

FPGA内部时钟系统间的FIFO数据接口

在现场可编程逻辑芯片的设计过程中，不同模块之间的数据接口，尤其是不同时钟系统的各个模块之间的数据接口是系统设计的一个关键．用异步FIFO模块来实现接口，接口双方都在自己时钟的同步下进行工作，它们之间不需要互相握手，只需跟接口FIFO模块进行交互就可以了，即向接口FIFO模块中写入数据或从FIFO模块中读出数据．用这样一个缓冲FIFO模块实现FPGA内部不同时钟系统之间的数据接口，使设计变得非常简单和容易．所用的FIFO接口是XILINX公司提供的IP核，经过充分测试和优化，系统运行稳定，占用的FPGA内部资源也非常少。     

基于流水线构架的多通道全并行数据采集系统

本文介绍了一种多通道全并行实时数据采集系统的设计原理。该系统中的每个采集通道由信号调理、A/D转换器和异步双口RAM组成,采用USB作为数据上传接口,使用复杂可编程逻辑阵列CPLD作为控制核心,将数据采集、缓冲及上传模块组织成流水线的构架。各个模块并行同步执行,从而保证采样数据的连续性,并使整个系统高速运行。实际测试显示该系统具有很好的稳定性和可靠性。     

双片TM1300视频采集卡的高速数据传递方案

介绍了一种基于双片TM1300的双路视频采集卡的高速数据传递方案。在分析了TM1300芯片的EVO、VI、PCI、SSI等外设接口特性的基础上,提出了用EVO与VI互联来实现双路视频采集卡中双片TM1300间高速数据传递的设计方案。其特点是实现简单,数据传送效率高,并采用CPLD芯片设计了EVO与VI的逻辑接口,通过MAX+PLUSII时序仿真验证了CPLD设计的正确性。     

基于ARM7的校园一指通系统设计

研究了一种可替代校园饭卡付费系统的指纹识别系统,该系统由服务器管理模块和操作终端模块构成,二者经由网线通信。设计了基于ARM7的操作终端硬件电路,编写了驱动USB接口芯片和网卡芯片的C语言程序。主机服务器安装指纹比对程序通过对终端传输来的指纹图像信息进行比对确认学生身份,进而进行计费操作。同时由于该系统在现有的网络条件下通过拓展终端可以方便的扩充系统,因此具有较好的发展空间和应用前景。     

基于CPLD和USB的高速数据采集系统的设计

介绍了CPLD和USB在基于数据采集系统的虚拟仪器的应用。通过软、硬件技术的结合，实现了对多路模拟信号的采集和多种波形的输出，充分发挥了虚拟仪器的优势。该系统利用CPLD芯片及高速、高精度的ADS8364芯片和多通道的DAC7624／25芯片，开发了高速数据采集和波形发生器系统，并使用USB接口在主机中实现数据存储与显示。     

技校生学习软件无线电的系统设计

该文以软件无线电思想为指导完成了软件无线电硬件平台设计,并在此硬件平台的基础实现了调制解调方式.该平台核心处理器DSP是以TI公司的芯片TMS320VC5509A为核心部分进行信号的处理用于实现数字信号的调制解调,在外围电路上扩展了UsB接口、语音信号处理、ADC、DAC芯片,同时用CPLD来构成逻辑控制模块,本系统具有强大数字信号处理能力,具有较强的通用性、灵活性.     

Windows XP下基于PLX9052的WDM驱动程序开发

文章采用PLX9052接口芯片实现PC主机与外部EPM7128S系列CPLD芯片的通信;先介绍了其硬件结构,然后重点阐述使用DriverStudio开发底层驱动的过程。     

基于Verilog-HDL的逻辑分析卡中双向端口的设计

介绍了自行设计逻辑分析卡的系统构成,给出各个功能模块的逻辑框图。然后,从应用的角度简单介绍了ISSI公司的静态RAM芯片IS61LV256,并阐明了将其作为逻辑分析卡外部RAM的使用方法,设计了该RAM与CPLD的硬件接口。应用Verilog-HDL语言对双向(inout)端口所进行了描述,在此基础上以一个简化了的双向(inout)端口模块为例,设计了对该双向(in-out)端口的仿真方法,并给出了仿真结果。最后给出一种简易的硬件测试方法对双向(inout)端口进行测试,证明了该设计以及对其的仿真的正确性。     

四目立体测量图像同步采集存储系统的设计

运用四目立体测量技术实现具有复杂曲面形状物体的逆向设计,在航空、航天、汽车和造船等工业领域具有广泛需求。设计了用于四目立体测量的图像同步采集存储系统,采用FPGA作为控制器,利用Camera Link接口连接摄像机和FPGA,触发采集、传输图像数据;采用外部动态随机存储器SDRAM和FPGA内部FIFO相结合缓存图像数据;采用USB2．0接口芯片实现FPGA与计算机数据通信。利用软件ModelSim完成系统各功能模块时序逻辑仿真,实验结果表明系统能够完成四目立体测量图像同步采集存储任务。     

可实现无间断数据传输的高速光纤链路

基于PCI总线接口实现了一种用于计算机与外设进行数据传输的高速光纤数据传输链路：采用现场可编程门阵列(FPGA)负责实现整个电路的逻辑与时序控制，并能支持DMA方式下的数据收发，开发了适用于链路卡的驱动程序；在应用程序中开辟了两个缓冲区，交替与传输卡上先进先出存储器(FIFO)通信，实现了主机到外设之间高速无间断数据传输；通过改变缓冲区的大小，对此链路的传输性能进行了测试，得到本传输卡的最高链路层带宙曲480Mbit／s。     

基于通用串行总线的测井脉冲采集电路研究

设计了一种基于通用串行总线（USB）技术的测井脉冲信号采集系统。该系统用深度子系统驱动测井脉冲的采集，并配备了PCM遥测信号接口。系统设计包括硬件设计、单片机固件设计以及设备驱动程序和用户应用程序设计。硬件设计中用复杂可编程逻辑器件完成对脉冲采集过程中脉冲放大倍数和峰值保持电路电容充放电的控制，并检测出PCM遥测信号的同步帧，同时进行遥测数据的串并转换，节省了单片机资源。单片机控制测井脉冲采集的整个过程，并实现USB通信，在主机请求数据时发送数据。系统在实验室调试成功，数据传输速率达到300kb／s，控制逻辑灵活，可扩展升级。     

视频图像采集及网络传输系统的设计

为满足特殊行业对高分辨率视频监控的需求,设计一种基于FPGA(Field Programmable Gate Array)的视频图像采集及网络传输系统.采用IIC (Intel-Integrated Circuit)协议,利用FPGA实现对图像传感器寄存器的配置,图像传感器输出分辨率为1024×768、帧率为8 Hz、...     

DSP多路同步数据采集板设计

介绍基于DSP的同步采集与处理系统。分析并给出设计思想及原理框图．该分析内容包括DSP板卡中DSP存储空间的具体配置,CPLD在DSP数据采集与处理系统中的逻辑控制方法,DSP片上串口与PC机RS232串行通讯的方法,以及DSP与虚拟仪器相结合,采用虚拟仪器进行DSP辅助信息处理的方法．     

一种低功耗异步FIFO在ASIC中的设计

为解决PCI视频采集卡中跨时钟域数据准确传输的问题,提出一种低功耗的异步先进先出(First In First Out,FIFO)存储器模块的实现方案.为适应大量的视频数据猝发传输设计一种宽为36位、深为256的异步 FIFO,基于低功耗设计思想,使用格雷码地址编码以有效抑制亚稳态,增加了门控时钟电路.该模块已经过测试...     

基于CPLD的实时视频采集模块

设计实现了一个基于CPLD的实时视频采集模块.该模块采用SAA7111A增强型视频处理器、CPLD和FIFO芯片实现了视频的实时采集,为后续设备对视频的处理提供了有效数据.重点介绍视频模块接口的时序,并给出了相应的Verilog HDL代码.