多进制准循环LDPC码满秩校验矩阵构造及系统编码

提出了一种多进制准循环低密度奇偶校验（low-density parity-check, LDPC）码满秩校验矩阵的构造方法。该方法基于循环置换方阵,利用随机掩蔽的方法构造出满秩校验矩阵,从而得到具有循环阵形式的系统生成矩阵,并设计出具有线性复杂度的串行和并行多进制LDPC码编码器。仿真结果表明,由此构造出的规则和非规则多进制准循环LDPC码相比于掩蔽前的码字取得了更为优越的误码和收敛性能。     

基于有限域构造的QC LDPC码编码器设计

为了降低准循环低密度奇偶校验（quasi-cyclic low-density parity-check, QC LDPC）码编码的复杂度,提出了一种利用近似满秩（approximate full rank, AFR）矩阵实现QC LDPC码的高效编码方案。基于有限域GF(q)乘群、加群构造出AFR校验矩阵,利用AFR矩阵可以快速得到其系统循环形式的生成矩阵。此方案不但可以实现线性化编码,而且编出的码都为系统码。仿真表明,该编码方案对于列重较小的QC LDPC码具有较好的通用性和实用价值。     

准循环LDPC好码设计

现有准循环(QC)LDPC码的设计未考虑避免短环问题与校验矩阵的行相关问题.第一个问题使准循环LDPC码的误码率性能远低于随机LDPC码,第二个问题使得构造生成矩阵非常困难.为解决第一个问题,提出避免短环的准循环LDPC码的设计约束条件,根据四、六环检验结果调整校验矩阵中循环子矩阵的维数和移位因子.为解决第二个问题,提出一种不规则准循环LDPC码的设计方法,该方法将校验矩阵中的特定位置的子矩阵用零矩阵和循环矩阵置换,获得一非奇异方阵,用于构造生成矩阵.虽然在校验矩阵中采用双对角线子矩阵可解决校验矩阵的行相关问题,但是会产生低码重的码字,导致误码率性能不能随码长增加而提高.计算机仿真结果表明,设计的准循环LDPC码具有良好的误码率性能.     

跳频抗干扰通信系统中LDPC码的编码优化设计

为进一步提升低密度奇偶校验(low-density parity-check, LDPC)编码跳频通信系统抗干扰能力, 提出一种对抗部分频带干扰样式的LDPC编码构造方法。首先针对不同干扰因子参数优化了LDPC码字在干扰环境下的度分布序列, 然后通过基于渐进边增长和近似环外信息算法构造基矩阵, 最后采用改进部分分割移位系数矩阵扩展得到校验矩阵, 并结合不等差错保护特性应用到信息位的干扰保护上。该构造方法兼顾优化的度分布和准循环结构。仿真结果表明, 所构造的码字性能良好, 相同条件下, 抗干扰性能优于现行主流类型码字的抗干扰性能。     

利用几何图形构造不含小环的LDPC码

对低密度奇偶校验(low-density parity-check,LDPC)码的Tanner图和几何图形之间的关系进行分析后,提出了一种规则的(3,k)LDPC码的构造方法,该方法基于三维点阵实现。通过在一个三维的点阵中构造线,并合理地选择斜率来消除点阵中的三角形结构,从而使得所造的码的圈长为8,三维点阵高度的选择通过一个搜索算法实现,该方法简单有效。在AWGN信道上进行仿真,结果表明利用提出的构造方法所构造的LDPC码具有良好的性能。     

高围长结构化LDPC码的构造方法

提出了一种高围长结构化低密度校验码的构造方法。首先介绍了以准循环技术为基础的高围长结构化规则LDPC码的构造方法,并在此基础上构造了重复累加结构的准规则LDPC码和非规则LDPC码。仿真结果表明,用这种方法构造的规则码和非规则码都具有优良的性能,特别是非规则码的性能优于DVB-S2的非规则码。并且采用该构造方法可以构造各种码长和码率的LDPC码,适应不同领域的应用。     

基于LDPC 码的迭代相位同步技术研究

在分析符号先验信息对EM 算法收敛特性影响的基础上,提出了一种基于非规则低密度奇偶校验 (low-density parity check, LDPC) 码的迭代相位同步算法。由于EM 算法的收敛速度与译码器提供的信息量密切相关,新算法利用非规则LDPC码的不等度分布特性,其度数高的变量节点在初始译码过程中能快速正确译码并为期望最大（expectation maximization, EM）同步器提供高可靠的先验信息,从而改善EM 同步器的收敛性能。仿真表明,基于非规则LDPC 码的EM 迭代同步算法具有更大的相位估计范围和更快的收敛速度。     

基于LDPC码与星座旋转准正交STBC的级联编译码方法

在4×4多输入多输出(multiple input multiple output, MIMO)系统中,为了同时达到全分集增益和全速率数据传输,进而达到降低系统误码率及提高系统可靠性的要求,提出将低密度奇偶校验(low density parity check, LDPC)码与基于星座旋转的准正交空时分组码级联的编码方案,并找出了在全数据传输速率的前提下能够获得满分集增益的最优旋转角度。仿真结果表明,该级联编码方案误码率低于传统的LDPC编码与空时分组码级联的编码方案,在误码率为10^-5的情况下,比LDPC码与正交空时分组码级联的编码方案有8 dB左右的增益。     

基于校验矩阵优化扩展的码率兼容LDPC码设计

为了提高低密度校验（low density parity check, LDPC）码的打孔性能,提出一种基于校验矩阵优化扩展的码率兼容LDPC码设计方法。从码率兼容码的度分布约束关系出发,提出母码的度分布优化算法。在此基础上,结合打孔变量点的译码恢复规则,构造适合打孔的LDPC码校验矩阵。采用贪婪搜索算法逐级最大化不同类型的打孔变量点数目,提高码率兼容系列子码的误码性能。仿真结果表明,与编码高效的码率兼容LDPC码相比,所提方法生成的码率兼容子码误码性能有较大改善,特别是当码率大于0.8时,编码增益提高约0.7~0.8 dB。     

多址访问中继信道下多边LDPC码

为逼近解码前传半双工多址访问中继信道容量,提出一种多边低密度奇偶校验(low density parity check, LDPC)码校验点联合编码（parity jointly coded multi-edge type LDPC codes, PJCMET-LDPC）结构及其度分布优化方法。该结构视中继校验比特为PJCME-TLDPC码的一部分,目的端利用从信源和中继接收的消息联合译码获得所有信源信息。为了分析该编码算法的渐进性能,推导了基于消息错误概率的多边外信息转移图噪声门限分析方法。在此基础上,提出PJCMET LDPC码度分布优化方法。实验仿真表明,与SCC LDPC码和NCC -LDPC码相比,PJCMET-LDPC码可以获得更大的编码增益。     

多址接入中继系统中LDPC乘积码的优化设计

针对两个用户、一个中继节点、一个基站的多址接入中继系统提出了一种基于低密度奇偶校验（low density parity check,LDPC）乘积编码的网络编码方案。为了进一步提升系统性能,方案中采用了一种基于外信息转移（extrinsic information transfer, EXIT）图的LDPC乘积码度分布优化算法。该算法主要是对中继节点的LDPC乘积编码进行优化设计,同时可预测LDPC乘积码的迭代译码性能。性能分析与仿真结果表明：优化的网络编码方案进一步改善了传输网络的误码率性能,利用EXIT曲线图实现了迭代译码性能的近似估计。     

Tanner码不存在四环的充要条件

现有准循环LDPC码(QC LDPC码)的设计未考虑如何避免短环(四环)问题,而短环的存在导致QCLDPC码的误码率性能远低于随机LDPC码.为解决这一问题,提出在一类重要的准循环LDPC码—Tanner码中避免四环的定理,这些定理可作为构造Tanner码的约束条件.根据提出的定理调整校验矩阵中循环矩阵的维数和移位因子,可以构造无四环的QC LDPC码,同时扩展了Tanner码的定义.最后以实例验证了所提定理,仿真结果表明设计的Tanner码具有良好的误码率性能.     

基于整数运算的LDPC码改进分层译码算法

对低密度奇偶校验（low density parity check,LDPC）码在高斯信道下的分层译码算法进行深入研究,提出了一种基于整数运算的LDPC码改进分层译码算法。该算法中所有变量都用整数表示,因此非常便于硬件实现;同时将修正因子引入到分层译码算法中,使其译码性能有进一步地提高。在加性高斯白噪声信道下的仿真结果表明,改进分层译码算法有效地降低了计算复杂度,加速了译码收敛,并且具有更低的错误平层。     

基于准循环LDPC码译码软信息的码辅助帧同步算法

确保较低信噪比条件下的系统帧同步,是LDPC码在系统应用中的关键问题。基于最大似然的准则,提出了一种适合准循环LDPC编码系统的码辅助盲帧同步算法。该算法通过计算不同帧偏移处的信道输出软信息向量满足LDPC码校验矩阵中所有校验方程的概率与违背所有方程的概率的对数似然比值,再根据最大似然值对应的信息向量确定最终的帧同步边界。新算法可借助译码器的部分资源来实现帧同步搜索,提高了译码器的利用率,降低了实现复杂度;无需一次完整的迭代译码过程,减少了同步捕获的时间。仿真结果表明,相比已有的码辅助盲帧同步算法,新算法具有较好的帧同步性能;借助新同步算法仿真获得的系统误比特率和帧错误率接近已有的码辅助帧同步算法的译码性能。     

LDPC码偏移修正加权比特翻转译码算法

大量仿真表明,基于幅度和的改进型加权比特翻转(modified sum of the magnitude based weighted bit flipping, MSMWBF)译码算法对于行重/列重较小的低密度奇偶校验(low density parity check, LDPC)码而言,展现出巨大的性能优势,但对于行重/列重较大的基于有限域几何(finite geometry, FG)的LDPC码,性能损失严重。首先对此现象进行理论分析。其次,引入附加的偏移项对MSMWBF算法的校验方程可靠度信息进行修正,提高了算法对行重/列重较大的LDPC码的译码性能。仿真结果表明,在加性高斯白噪声信道下,误比特率为10E-5时,相比于MSMWBF算法,在适度增加实现复杂度的条件下,所提算法可获得约0.63 dB的增益。     

基于完备循环差集的type-Ⅱ QC-LDPC码的构造

针对当前type-Ⅱ的准循环低密度奇偶校验(quasi-cyclic low-density parity check, QC-LDPC)码中仅含有权重为2的循环置换矩阵而引入短环,导致迭代译码性能下降的问题,基于完备循环差集给出了近似双对角结构的type-Ⅱ QC-LDPC码的设计方法,该方法构造的奇偶校验矩阵由零矩阵,权重为1的循环单位阵和权重为2的循环矩阵组成,不但围长至少为8,而且还保留了type-Ⅱ QC-LDPC码具有更高最小距离上界的优点,从而使译码时可快速收敛。仿真结果表明:构造的type-Ⅱ QC-LDPC码在加性高斯白噪声(additive white Gauss noise, AWGN)信道下,采用和积(sum-product algorithm, SPA)译码时,码字无明显的错误平层且具有良好的纠错性能。     

基于完备循环差集的大围长Type-Ⅱ QC-LDPC码的构造

针对当前type-Ⅱ准循环低密度奇偶校验(quasi-cyclic low-density parity-check, QC-LDPC)码的校验矩阵中存在权重为2的循环矩阵(weight-2 circulant matrices, W2CM)导致Tanner图更容易产生短环,从而影响迭代译码收敛性的问题,基于完备循环差集(cyclic difference sets, CDS)提出了一种围长为8的type-Ⅱ QC-LDPC码的新颖构造方法。该方法构造的校验矩阵由权重为0的零矩阵、权重为1的循环置换矩阵和W2CM组成,保留了type-Ⅱ QC-LDPC码的具有更高最小距离上界的优点,改善了码的纠错性能;且Tanner图中无4、6环的出现,译码时具有较快的收敛速度。仿真结果表明:所构造的围长为8的type-Ⅱ QC-LDPC码在加性高斯白噪声信道下采用和积算法迭代译码时具有较好的纠错性能且无错误平层现象。     

基于LDPC码的WCDMA下行链路性能仿真

LDPC码是一类靠近Shannon限的高效信道编码，在AWGN信道下具有非常优越的性能。在讨论了LDPC码的基本原理之后，构建了基于LDPC码的WCDMA下行链路，改进了LDPC码的译码过程。仿真结果表明，在高速传输速率下（384kbit／s），不规则LDPC码具有优于Turbo码的性能，这对于LDPC码应用到复杂无线通信系统中具有重要意义。     

LDPC码混合加权比特翻转译码算法

为了减少比特翻转算法中环路振荡引起的误码,提出了一种低密度奇偶校验（low-density parity-check, LDPC)码并行混合加权比特翻转译码算法。该算法采用多比特翻转方式,当出现环路振荡时,加入一随机扰动改变目标函数来减少由于环路振荡引起的误码,同时从数学角度分析了其误码产生的原因。仿真表明,与原有的比特翻转算法相比,该算法以较低的复杂度获取了误码率性能的改善和收敛特性的提高。     

基于粒子群算法的非规则LDPC码度序列设计

研究了非规则低密度奇偶校验（low-density parity-check, LDPC）码度序列阈值计算方法，详细讨论了构造具有较高阈值度序列的步骤与约束条件的处理，提出了一种基于粒子群优化（particle swarm optimization, PSO）算法的度序列优化方法。仿真了此方法的寻优效果，给出了一些接近Shannon限的优秀度序列和分析比较。