从π-旋转LDPC码到Q-矩阵LDPC码的演进

介绍了基于π 旋转矩阵的低密度奇偶校验码(LDPC码)的构造方法,对π 旋转矩阵进行了研究和改造,对其约束条件进行加强,在此基础上定义了Q 矩阵,并提出Q 矩阵LDPC码的构造方法。Q 矩阵是约束满足问题的解,具有快速搜索算法,并能用循环移位的方法获得Q 矩阵集。利用Q 矩阵能快速灵活地构造不含4线循环的大型稀疏奇偶校验矩阵,从而生成LDPC码。提出的编码器设计基本思想是按照有利于LDPC码的构成及其电路设计的方式将奇偶校验矩阵H分解成两个子矩阵,通过对H的分解与重构运算直接构成码字。由于不需生成矩阵G,使LDPC码编码器的实现代价大幅度的降低。     

高围长结构化LDPC码的构造方法

提出了一种高围长结构化低密度校验码的构造方法。首先介绍了以准循环技术为基础的高围长结构化规则LDPC码的构造方法,并在此基础上构造了重复累加结构的准规则LDPC码和非规则LDPC码。仿真结果表明,用这种方法构造的规则码和非规则码都具有优良的性能,特别是非规则码的性能优于DVB-S2的非规则码。并且采用该构造方法可以构造各种码长和码率的LDPC码,适应不同领域的应用。     

跳频抗干扰通信系统中LDPC码的编码优化设计

为进一步提升低密度奇偶校验(low-density parity-check, LDPC)编码跳频通信系统抗干扰能力, 提出一种对抗部分频带干扰样式的LDPC编码构造方法。首先针对不同干扰因子参数优化了LDPC码字在干扰环境下的度分布序列, 然后通过基于渐进边增长和近似环外信息算法构造基矩阵, 最后采用改进部分分割移位系数矩阵扩展得到校验矩阵, 并结合不等差错保护特性应用到信息位的干扰保护上。该构造方法兼顾优化的度分布和准循环结构。仿真结果表明, 所构造的码字性能良好, 相同条件下, 抗干扰性能优于现行主流类型码字的抗干扰性能。     

多进制准循环LDPC码满秩校验矩阵构造及系统编码

提出了一种多进制准循环低密度奇偶校验（low-density parity-check, LDPC）码满秩校验矩阵的构造方法。该方法基于循环置换方阵,利用随机掩蔽的方法构造出满秩校验矩阵,从而得到具有循环阵形式的系统生成矩阵,并设计出具有线性复杂度的串行和并行多进制LDPC码编码器。仿真结果表明,由此构造出的规则和非规则多进制准循环LDPC码相比于掩蔽前的码字取得了更为优越的误码和收敛性能。     

采用速率兼容LDPC码的AMC-ARQ系统性能分析

本文首次提出基于速率兼容低密度校验码(low-density parity-check,LDPC)的物理层与数据链路层跨层联合设计方案。从利于系统实现的角度出发,首先提出了一种构造速率兼容LDPC码的删除方案,不但简单易行,而且具有与随机删除相似的误码率性能。然后以该速率兼容LDPC码为前向纠错码,在物理层采用自适应编码调制技术(adaptive modulation and coding,AMC),数据链路层采用选择重传自动请求重传协议(automaticrpepeat reQuest,ARQ),研究了系统在Nakagami-m衰落信道下的吞吐量。计算机仿真结果表明,采用速率兼容LDPC码的AMC-ARQ系统,其吞吐量要优于单独采用AMC或者ARQ。     

基于LDPC编码的自适应数据重传方法

提出一种新的基于低密度校验(low density parity check, LDPC)码的自适应数据重传方法。在信道条件差（信噪比低）时, 该方法采用母码为低码率的LDPC码编码,校验位打孔的重传方式;在信道条件好（信噪比高）时,采用母码为高码率的LDPC码编码,信息位打孔的重传方式。该方法既能提高硬件利用率、节约能耗,又能保证在最差信道下数据传输的可靠性。     

一种增加纵向校验的LDPC码方法及其性能研究

基于LDPC码在译码和差错平底区域的一些特殊性质,提出了一种为GF(2)域上的LDPC码已编码码字增加纵向校验码字的方法。在阐述此方法的基础上,给出了此算法的电路结构,并着重从理论分析了其性能。最后通过仿真,表明随着LDPC码译码错误率的减小而其整体译码错误率成指数形式减小,由此,能有效降低原LDPC码的错误平底。     

Tanner码不存在四环的充要条件

现有准循环LDPC码(QC LDPC码)的设计未考虑如何避免短环(四环)问题,而短环的存在导致QCLDPC码的误码率性能远低于随机LDPC码.为解决这一问题,提出在一类重要的准循环LDPC码—Tanner码中避免四环的定理,这些定理可作为构造Tanner码的约束条件.根据提出的定理调整校验矩阵中循环矩阵的维数和移位因子,可以构造无四环的QC LDPC码,同时扩展了Tanner码的定义.最后以实例验证了所提定理,仿真结果表明设计的Tanner码具有良好的误码率性能.     

一种新的LDPC译码器设计

时LDPC编译码技术进行了介绍,指出LDPC译码算法可以用高度并行的结构实现,可以达到很高的译码吞吐量.提出了分层修正最小和译码算法并对该算法进行了定点仿真,仿真结果表明,该算法性能优良并且能降低迭代次数以提高吞吐量,该算法在最好情况下可以节省一半的迭代次数.设计了一种新的LDPC译码器并完成了FPGA硬件实现,这种译码器能够实现LDPC码高速译码,实现了100 Mbps的译码吞吐量.该译码器能够支持多种通信标准的LDPC码译码,从而节省系统总体成本.     

多址访问中继信道下多边LDPC码

为逼近解码前传半双工多址访问中继信道容量,提出一种多边低密度奇偶校验(low density parity check, LDPC)码校验点联合编码（parity jointly coded multi-edge type LDPC codes, PJCMET-LDPC）结构及其度分布优化方法。该结构视中继校验比特为PJCME-TLDPC码的一部分,目的端利用从信源和中继接收的消息联合译码获得所有信源信息。为了分析该编码算法的渐进性能,推导了基于消息错误概率的多边外信息转移图噪声门限分析方法。在此基础上,提出PJCMET LDPC码度分布优化方法。实验仿真表明,与SCC LDPC码和NCC -LDPC码相比,PJCMET-LDPC码可以获得更大的编码增益。     

准循环LDPC好码设计

现有准循环(QC)LDPC码的设计未考虑避免短环问题与校验矩阵的行相关问题.第一个问题使准循环LDPC码的误码率性能远低于随机LDPC码,第二个问题使得构造生成矩阵非常困难.为解决第一个问题,提出避免短环的准循环LDPC码的设计约束条件,根据四、六环检验结果调整校验矩阵中循环子矩阵的维数和移位因子.为解决第二个问题,提出一种不规则准循环LDPC码的设计方法,该方法将校验矩阵中的特定位置的子矩阵用零矩阵和循环矩阵置换,获得一非奇异方阵,用于构造生成矩阵.虽然在校验矩阵中采用双对角线子矩阵可解决校验矩阵的行相关问题,但是会产生低码重的码字,导致误码率性能不能随码长增加而提高.计算机仿真结果表明,设计的准循环LDPC码具有良好的误码率性能.     

Construction of protograph LDPC codes with circular generator matrices

The application of protograph low density parity check(LDPC) codes involves the encoding complexity problem.Since the generator matrices are dense,and if the positions of "1" s are irregularity,the encoder needs to store every "1" of the generator matrices by using huge chip area.In order to solve this problem,we need to design the protograph LDPC codes with circular generator matrices.A theorem concerning the circulating property of generator matrices of nonsingular protograph LDPC codes is proposed.The circulating property of generator matrix of nonsingular protograph LDPC codes can be obtained from the corresponding quasi-cyclic parity check matrix.This paper gives a scheme of constructing protograph LDPC codes with circulating generator matrices,and it reveals that the fast encoding algorithm of protograph LDPC codes has lower encoding complexity under the condition of the proposed theorem.Simulation results in additive white Gaussian noise(AWGN) channels show that the bit error rate(BER) performance of the designed codes based on the proposed theorem is much better than that of GB20600 LDPC codes and Tanner LDPC codes.     

Construction of time-frequency codes based on protograph LDPC codes in OFDM communication systems

This paper proposes a scheme to construct timefrequency codes based on protograph low density parity check (LDPC) codes in orthogonal frequency division multiplexing (OFDM) communication systems.This approach synthesizes two techniques:protograph LDPC codes and OFDM.One symbol of encoded information by protograph LDPC codes corresponds to one subcarrier,namely the length of encoded information equals to the number of subcarriers.The design of good protograph LDPC codes with short lengths is given,and the proposed protograph LDPC codes can be of fast encoding,which can reduce the encoding complexity and simplify encoder hardware implementation.The proposed approach provides a higher coding gain in the Rayleigh fading channel.The simulation results in the Rayleigh fading channel show that the bit error rate(BER) performance of the proposed time-frequency codes is as good as random LDPC-OFDM codes and is better than Tanner LDPC-OFDM codes under the condition of different fading coefficients.     

Irregular and regular LDPC codes with high spectrum efficiency modulation in image transmission over fading channel

1.INTRODUCTION Low densityparity check(LDPC)codes,firstintroduced byGallagerin1963,havenearShannonlimitperformance whendecodedusinganiterativeprobabilisticalgorithm[1,2]. Lubyetal,constructedirregularLDPCcodesandshowed thatirregularcodesperformedbetterthanregularones[3]. AndthenRichardsonandUrbankedevelopedadensityevo lutionalgorithmtoanalyze,designtheirregularLDPC codes[4].Bythismethod,theyconstructedtheLDPCcodes thatclearlybeatthepowerfulTURBOcodes[5]. Ontheotherhand,wirele…     

基于LDPC码的WCDMA下行链路性能仿真

LDPC码是一类靠近Shannon限的高效信道编码，在AWGN信道下具有非常优越的性能。在讨论了LDPC码的基本原理之后，构建了基于LDPC码的WCDMA下行链路，改进了LDPC码的译码过程。仿真结果表明，在高速传输速率下（384kbit／s），不规则LDPC码具有优于Turbo码的性能，这对于LDPC码应用到复杂无线通信系统中具有重要意义。     

基于校验矩阵优化扩展的码率兼容LDPC码设计

为了提高低密度校验（low density parity check, LDPC）码的打孔性能,提出一种基于校验矩阵优化扩展的码率兼容LDPC码设计方法。从码率兼容码的度分布约束关系出发,提出母码的度分布优化算法。在此基础上,结合打孔变量点的译码恢复规则,构造适合打孔的LDPC码校验矩阵。采用贪婪搜索算法逐级最大化不同类型的打孔变量点数目,提高码率兼容系列子码的误码性能。仿真结果表明,与编码高效的码率兼容LDPC码相比,所提方法生成的码率兼容子码误码性能有较大改善,特别是当码率大于0.8时,编码增益提高约0.7~0.8 dB。