分布式算法在乘法模块中的应用

本文基于分布式算法的基本原理,提出了基于查找表结构的分布式算法应用于信号处理中的乘法模块的思路,并以32阶FIR低通数字滤波器中的乘法模块为例,利用FIR滤波器的线性相位特性减小电路规模,采用分割查找表减小存储空间,采用流水线技术和并行分布式算法结构提高了滤波器的速度。最后指出此种算法适用于乘法模块的广阔前景。     

FIR滤波器的设计

本文设计了一个32阶线性相位FIR滤波器,采用分布式算法原理,在FPGA进行了实现。采用查找表来实现乘累加单元,将乘法运算转换为查表操作,提升处理速度。最后进行了硬件仿真,结果证明这一方法是可行且高效的。     

分布式算法FIR滤波器在FPGA上的实现

本文介绍了FIR滤波器和分布式算法的原理。给出了在FPGA中用查找表实现FIR滤波器的算法设计,并进行了验证。     

一种基于分布式算法的FIR滤波器设计与实现

提出了基于分布式算法的FIR数字滤波器的实现方法。给出了在FPGA中采用查找表实现算法的系统结构,并在QuartusⅡ环境下完成仿真与综合,验证了该算法的正确性和高效性。     

基于分布式算法和查找表的FIR滤波器的优化设计

根据FIR滤波器的线性特性,利用分布式算法和ROM查找表对FIR滤波器进行优化设计和仿真.其结果表明提高了运算速度,缩小了硬件规模,体现了设计的优越性.     

有限数字滤波器的设计与仿真

为了减小FIR滤波器设计规模,根据FIR滤波器的线性特性,使用分布式算法作为滤波器的硬件实现算法,并利用MATLAB软件设计所需要的FIR数字滤波器（低通）。然后将整个滤波器划分为多个功能模块,利用VHDL语言和原理图输入两种设计技术进行了各个功能模块的设计,用QUARTUSⅡ进行了仿真,并用MATLAB对仿真结果进行了分析。其设计结果表明只需将查找表进行相应的改动,就能分别实现低通、高通、带通FIR滤波器,体现了设计的灵活性。     

FIR数字滤波器的MATLAB辅助设计及FPGA实现

以FPGA为核心,提出了一低通40阶线性相位FIR滤波器的硬件设计方案,利用分布式DA算法优化设计了查找表LUT来简化乘法运算,降低了硬件成本;同时以MATLAB强大的运算能力为辅助,对滤波器系数设计初期和LUT进行验证和仿真,极大降低了系统设计的复杂度,最终实现了低成本、高可靠性的数字滤波系统设计。     

8PSK中频数字化发射机中多级滤波器的研究与设计

本文介绍了8PSK调制方式的原理和相应中频数字化发射机的系统结构,并进一步提出了发射机中多级滤波器各自的作用及实现方法。针对数字化基带成形的处理特点,该文提出一种基于分布式算法和查找表的高速成形滤波器实现方法以基于现场可编程门阵列（FPGA）芯片实现根升余弦FIR,滤波器,以及由CIC内插滤波器实现了发射机中的增采样功能。整个设计采用硬件描述语言VerilogHDL实现,通过仿真验证了以这些方法来实现相应的功能是可行的。     

基于FPGA的高速、高阶FIR滤波器设计

基于FPGA的查找表LUT结构,提出了一种改进DA算法,在时域实现高速、高阶FIR滤波器,以满足雷达数字脉冲压缩的需要,并在Xilinx公司的VertexIIFPGA上进行了试验验证。     

高速FIR滤波器设计与FPGA实现

文章主要研究了基于传统的乘累加(MAC)结构的FIR滤波器设计的2种方法,在此基础上研究了一种新的基于分布式算法(DA)的FIR滤波器设计的硬件结构,分析了DA算法结构较MAC结构的优点。最后设计了一个8阶8 bits的基于DA结构的FIR低通滤波器,并在Altera FPGA上进行硬件实现。     

用高密度可编程逻辑器件实现参数化FIR滤波器

从提高FIR滤波器的处理速度出发，在传统结构的基础上导出减少乘、加次数的优化结构，并利用FLEX器件系列中的查找表LUT结构构成向量乘、加运算，提高滤波器的工作速度并节省器件资源。最后，利用Altera公司的MAX PLUSII软件进行了并、串FIR滤波器的逻辑设计，达到了硬件实现参数化FIR滤波器的目的。     

基于FPGA的在线可重配置数字下变频器的设计与实现

研究基于现场可编程门阵列(FPGA)的在线可重配置数字下变频器,实现了根据输入信号的3个参数(中频信号频率、中频信号带宽和中频信号采样率)自动生成最优的数字下变频器(DDC)结构和DDC参数的方法. 同时实现了一种优化的FIR滤波器,与传统FIR滤波器相比,利用FIR滤波器线性相位和系数对称的性质,采用预相加的方法减少1/2的乘法运算量,实现了资源占用率和速度之间的平衡,节省FPGA资源. 实验结果表明了该方法的灵活性和有效性.      

基于FPGA动态分布式算法的研究与应用

基于有符号数分布式算法原理，提出了动态分布式算法。该算法不仅继承了分布式算法提高乘积和计算速度的优点，还为系数可编程FIR滤波器的实现提供了有效的解决方案。在Maxplus2环境下，对动态分布式算法进行了仿真和综合，仿真结果证明了该算法的有效性。     

神经网络在4型FIR高阶多通带滤波器的自适应优化设计研究

提出了一种新的基于神经网络的FIR线性相位数字滤波器的自适应优化设计方法。根据4型FIR滤波器的幅频响应特性,构造出一个相应的神经网络模型,并建立了FIR线性相位数字滤波器的神经网络算法,该算法通过训练神经网络权值,使设计的数字滤波器与希望得到的FIR线性相位滤波器的幅频响应之间的误差平方和最小化,从而获得FIR线性相位数字滤波器的脉冲响应．提出并证明了该算法的收敛定理,给出了FIR高阶多通带滤波器自适应优化设计实例、计算机仿真结果表明,该算法计算精度高,收敛速度快;用该算法设计的高阶多通带滤波器,其幅频响应的阻带衰减很大,而通带波动很小。     

FIR滤波器的CSE优化算法设计及其FPGA实现

为了减少有限长单位冲激响应滤波器对FPGA资源的消耗,在水平共同子表达式消去算法和垂直共同子表达式消去算法的基础上,提出了一种优化CSE算法来设计滤波器,使滤波器运算单元得到更多的资源复用.应用DSP Builde:建立模型,以图形化界面实现一个32阶的低通有限长单位冲激响应滤波器,并用Modelsim和Quartus II进行仿真.仿真结果表明:运用优化CSE算法设计的有限长单位冲激响应滤波器比用传统CSE算法设计的滤波器使用更少的逻辑单元,且优化设计的有限长单位冲激响应滤波器较直接乘法实现方式及分布式实现方式节省较多的硬件资源.最后,在Altera公司DE2开发板上实现所设计的滤波器,硬件实现表明所设计的滤波器滤波效果和仿真结果一致.     

一种完全重构FIR滤波器组的设计

基于一种通道数为偶数的双正交线性相位完全重构FIR滤波器组的时域设计算法,提出了通道数为奇数的滤波器组设计算法应用的详细过程,并充分利用仿酉滤波器组的性质给出了相应的线性相位完全重构FIR仿酉滤波器组的设计算法,最后讨论了此算法改进并用于两通道长度不尽相等的线性相位完全重构FIR双正交和仿酉滤波器组的设计.     

基于频率遮掩法的磨音信号处理

利用有限冲激响应(FIR)滤波器进行磨音信号处理时,滤波器的阶数过高,会引起滤波器实时性交差及硬件成本增高等问题,采用频率遮掩法(FRM)对磨音信号进行处理,仿真结果表明,与传统的FIR滤波器相比,应用频率遮掩法时,选择合适的内插值能有效降低FIR滤波器的阶数,进而提高磨音信号处理的实时性及降低硬件成本.     

数字滤波在矿井开关保护设备中的应用

简要论述了矿井开关保护设备对信号滤波过程的要求,为解决其对滤波器反应速度和相位的要求,提出利用数字滤波的方法,并对FIR滤波器和IIR滤波器的应用特性进行了分析,得出FIR滤波器的线性相位特性能够满足应用的要求.论述FIR滤波器针对开关保护装置的应用设计并对其性能和误差进行分析,提出了分段处理累加算式降低误差的方法.通过对滤波器幅频特性、相频特性和脉冲响应的仿真和试验验证,表明其幅频特性等滤波性能指标满足了应用要求,同时误差也控制在精度要求范围内.数字滤波器成功应用于矿井开关保护设备中.     

基于神经网络的数字滤波器无波纹优化设计

窗函数法设计的FIR滤波器已被广泛应用,但滤波器边界频率不易精确控制,不能分别控制通带与阻带的纹波幅度,在阻带边界频率附近的衰减最小。采用神经网络算法使所设计滤波器频响与理想频响之间的全局误差在通带与阻带内最小,使通带阻带无波动无过冲,阻带有更大的衰减,通带与阻带的边界频率容易控制。采用以上方法设计了一低通滤波器并在TMS320C5402 DSP上进行了实验,实验结果验证了算法的可行性,并改善了滤波器的性能。     

一种基于遗传算法的新时延估计方法

提出了一种新的时延估计方法,通过采用FIR滤波器模型并结合遗传算法解决了代价函数复杂计算量下的高效全局优化．算法利用最小二乘法准则,推导得到优化目标函数,并将时延,滤波器系数列入到参数估计模型中,继而将目标函数作为适应度函数,将时延,滤波器系数作为决策变量,应用遗传算法进行全局优化．通过仿真实验表明,本文不仅在滤波器长度比较短的情况下获得最优的时延估计,而且大大地减少了计算量,提高了稳健性．