基于PLC的工业现场控制及故障诊断技术

基于PLC的现场控制,采用模糊控制和诊断理论,提高了系统的稳定性及抗干扰性,并将该项技术应用与工程实际中.对实际应用中采用的解决方案进行了详细的解释,并给出了相关的硬件选型和软件解决方案,整个方案安全可靠、经济实用,投入使用后得到良好的反应.     

东洋电梯给定速度曲线控制方式的技术改造研究

采用以PLC软件取代硬件逻辑控制电路,对东洋电梯给定速度曲线控制方式进行技术改造.试验和实际运行证明,改造后电梯的运行可靠性显著提高,乘坐舒适感和平层精度得到了明显改善,     

基于PMSM混沌系统的保密视频通信系统的FPGA设计与实现

提出了一种基于永磁同步电机(PMSM)混沌系统和FPGA技术实现视频数据保密通信的方法.采用Verilog HDL语言对PMSM混沌系统进行FPGA电路设计与实现,得到的FPGA硬件实现结果与数值仿真结果一致.在此基础上,进一步对一种基于该混沌系统和反馈型驱动响应式同步混沌保密通信制式的保密视频通信系统进行分析研究.实际FPGA硬件实验结果证明了该保密视频通信系统的安全性和可行性.     

一种基于无线射频3D光闸眼镜同步系统的设计

对3D显示系统的原理和光闸眼镜控制原理进行了研究.借鉴红外线发射器同步协议,设计了无线射频同步的方法,并给出了系统的硬件框图和软件流程.系统解决了时间同步和左右眼帧同步的问题,并给出了具体的延时补偿计算方法,采用2.4 GHz频段的nRF24L01无线射频芯片实现同步信号传输.最后对眼镜实际工作效果进行了测试,实际工作效果图表明此系统的有效性.     

基于VRML的计算机组装虚拟实验的研究与实现

在计算机组装教学过程中,教学条件不足和硬件更新迅速等问题影响了教学的效果,采用虚拟现实技术对计算机组装课程中所需的硬件和实验过程进行仿真,可以很好地解决这些问题.开发了基于VRML的计算机组装虚拟实验系统;描述了实现虚拟实验的各种关键技术,包括虚拟场景的构建、虚拟部件的动态组合、虚拟实验场景交互等.将该虚拟实验系统用于实际教学中可达到预期的教学效果.     

数字杂波消除器中运算精度的研究

本文从三个方面对数字杂波消除器的运算精度进行了论证:a.误差的理论分析;b.计算机软件模拟实验;c.硬件系统的实际测试.文中指出了运算精度与系统性能的关系;提出了硬件系统的设计原则;在兼顾成本和性能的基础上进行了结构优化.     

基于FPGA的蓝牙跳频模块的研制

在讨论蓝牙跳频算法的基础上,用VHDL语言对蓝牙核心跳频模块进行软件仿真和硬件测试,进一步验证仿真结果,并对跳频序列的结果进行相关度分析.仿真结果和实验数据表明,采用该模块得到的跳频序列均匀性和随机性均较好,能满足实际应用的需要.     

基于PWM控制的直流电机调速系统的设计

提出一个基于PWM控制的直流电机控制系统,从硬件电路和软件设计两方面进行系统设计,介绍了调速系统的整体设计思路、硬件电路和控制算法.下位机采用MPC82G516实现硬件PWM的输出,从而控制电机的电枢电压,并显示电机调速结果.上位机采用LABVIEW软件,实现实时跟踪与显示.最后对控制系统进行实验,并对数据进行分析,结果表明该系统调速时间短,稳定性能好,具有较好的控制效果.     

基于分布式计算的雷达显示系统设计

目前一般的雷达显示终端采用的是通过相关的硬件处理后再利用单台PC机进行数据整合显示.该方案具有硬件处理电路设计复杂、对PC机性能要求高、不便于不同用户的不同使用等不足之处.提出一种基于分布式计算的方案,通过VB6.0进行相关算法设计,实现了系统分布式计算、分布式管理.该系统占用资源少、算法简洁、运行准确,能满足用户需求,目前已经投入实际使用.     

基于电网谐波的低通滤波器的设计

从实际应用的要求出发,以IIR数字滤波器的基本理论为依据,按照层次化、模块化、参数化的设计思路,采用VHDL硬件描述语言和原理图2种设计技术进行了IIR低通滤波器的硬件设计,并在制作的实验电路中进行了实际滤波效果测试,测试结果表明该IIR低通滤波器具有很好的滤波效果,验证了设计的正确性。     

用CPLD实现的FIR滤波器

介绍一种在系统可编程逻辑器件（CPLD）设计FIR滤波器的方案,该方案采用Lattice公司ispLSI CPLD芯片,并利用窗函数法实现线性FIR数字滤波器硬件电路的方法,从而提高了FIR数字滤波器的实时性,设计一个十阶低FIR滤波器,并通过软件程序进行仿真验证和硬件实测,结果表明,此电路工作正确可靠,实时性好,灵活性强,能满足设计要求。     

语音子带编码中正交镜象滤波器的微处理器设计与实现

应用目前广泛使用且价格低廉的微处理器设计并实现了用于语音子频带编码中的正交镜象滤波器,为克服微处理器速度慢和精度低的缺点,提出并采用了一系列方法,例如分配算法,附加硬件逻辑以及多微处理器结构体,用32点FIR滤波器和Z80A-CPU,当存贮的中间值的精度为16比特,输入信号精度为12比特时,所实现系统的最高采样频率为9000赫兹,完全满足了实时处理语音信号的要求。     

基于FPGA的FIR滤波器设计

在讨论一般FIR数字滤波器设计存在问题的基础上,介绍了现代一种新的DSP设计工具DSP Builder,给出了基于FPGA的FIR数字滤波器的实现流程,并以一个32阶的低通FIR数字滤波器为例,采用DSP Builder建立了实现模型,最后,给出了仿真波形、硬件验证方法和实际测量结果。     

FIR滤波和FFT在激发极化法中的应用

在水文工程地质和物探找矿等领域,由于二次场电压受到多种噪声干扰,常规的硬件补偿电路或滤波电路有时无法达到精度和实时处理的要求,甚至增加系统设计的难度和成本。为了解决这些问题,提出并实现将FIR滤波和FFT应用在需要通过测量二次场电压测明某一区域内视电阻率或视幅频率的分布式激发极化法中。通过Matlab仿真和水槽模型试验模拟和验证了FIR滤波和FFT在激发极化法中的可行性和有效性。     

基于频率遮掩法的磨音信号处理

利用有限冲激响应(FIR)滤波器进行磨音信号处理时,滤波器的阶数过高,会引起滤波器实时性交差及硬件成本增高等问题,采用频率遮掩法(FRM)对磨音信号进行处理,仿真结果表明,与传统的FIR滤波器相比,应用频率遮掩法时,选择合适的内插值能有效降低FIR滤波器的阶数,进而提高磨音信号处理的实时性及降低硬件成本.     

锁相环在有源电力滤波器中的应用

针对在有源滤波器设计过程中，参考电流的获取有很高的实时性要求，用数字方法实现，并在实现过程中采用了锁相环同步采样技术，给出了锁相环的硬件设计过程，最后通过仿真验证了其有效性和可行性。     

FPGA中FIR数字滤波器设计可采用的一种成倍减少硬件资源使用的方法

文章提出了一种新的FIR数字滤波器硬件实现结构。这种实现结构,大大减少了乘法器以及累加器等硬件资源的使用。文章对比讨论了两种FIR数字滤波器硬件实现结构所占用硬件资源的差别,指出了新结构的优势;通过MATLAB及EDA工具的仿真,表明在完成FIR数字滤波方面,新的硬件实现结构的功能与传统结构是相同的。     

一种优化谱函数的FIR滤波器的实现

提出一种采用构造频谱函数法，计算对称FIR滤波器的特性参数。这种方法和一般的算法相比具有相对高性能，方法简单的优点。设计的参数已通过软件程序进行验证和硬件实测。结果表明该算法正确可靠并能满足设计要求。     

基于分布式算法和查找表的FIR滤波器的优化设计

根据FIR滤波器的线性特性,利用分布式算法和ROM查找表对FIR滤波器进行优化设计和仿真.其结果表明提高了运算速度,缩小了硬件规模,体现了设计的优越性.     

基于FPGA的分数倍抽取滤波器的改进设计与应用

为了滤除医学超声成像系统中数据采集的噪声,提高图像的完整度,保证图像实时显示帧率及减少FPGA硬件资源的占用,在传统的FIR分数倍抽取滤波器的基础上,提出了一种改进结构。此结构仅利用一个乘法器,解决了传统结构中资源占用多,插值、抽取操作效率低等问题,提高了系统的工作效率和稳定性。通过Matlab、Vivado、Questasim仿真测试及系统成像对比,验证了此结构的可行性,与其他结构滤波器相比,减少了对Dsp、Bram等硬件资源的占用,以满足系统的实际需求。