快速傅立叶变换算法的比较分析

FFT算法通过分而治之的模式将长序列的DFT计算递归地分解为短序列的DFT计算,从而使计算量显著减少。快速傅立叶变换自诞生以来出现了多种算法,本文讨论了几种有代表性的FFT算法,并对这些算法的性能进行了比较。     

反重叠变换的快速算法及其FPGA实现

常用的反重叠变换算法运算复杂度较大，难以在FPGA中应用。根据DCT_IV的正交性和对称性，提出了基于M／2点FFT蝶形运算的反重叠变换快速算法。进一步分析了算法的复杂度，采用并行处理和流水线技术完成了反重叠变换快速算法的硬件设计和FGPA实时实现。     

一种快速FFT处理器的地址生成方法

研究一种适用于VLSI设计的高速、低功耗快速傅里叶变换(FFT)处理器中操作数与旋转因子的地址快速生成方法.通过引入r进制数(r＝2,4,8,...)的概念对离散傅里叶变换(DFT)算法进行重新推导,并利用r进制数的运算规则得出了一种新的基r数的固定点与可变点长Cooley-Tukey FFT算法的地址快速生成方法.该方法还进一步减少了旋转因子的读取次数,并对可变点长FFT处理器中旋转因子的存储容量进行了压缩.     

快速傅里叶变换(FFT)的ASIC实现及现场可编辑门阵列(FPGA)验证

通过对FFT(fast fourier transformation),即快速傅里叶变换的一般算法的研究对比,确定合理可行的基2方法处理1024点FFT。在ASIC(application specific integrated circuit)专用集成电路上实现FFT硬件模块,并将该模块在FPGA(field programmable gate array)上进行原型验证。采用级联结构设计FFT模块,在尽量减小资源消耗的同时,提高FFT的运算速度。设计采用两组四个深度为256的双口RAM,乒乓结构处理,完成整个运算仅用了1 320个周期。最后用Xilinx公司的Vertex7-XC7VX690T芯片做FPGA原型验证,在时钟频率为50 MHz时,完成1 024点FFT仅用了26.2μs。     

一种应用于DC-OFDM系统的FFT处理器设计

设计了一种应用于双载波正交频分复用(DC-OFDM)无线通信系统的高速、低功耗快速傅里叶变换(FFT)处理器.为降低传统并行架构带来的硬件实现开销,提出了一种新型的结合FFT分解的多路并行架构,有效减少了实现所需的乘法器和加法器数目,在提高处理器数据吞吐率的同时,进行了芯片面积的优化.另外,采用提出的处理单元实现不同的基运算,并对基-2、基-22、基-23、基-24不同架构下的定点FFT运算所需的硬件开销进行定量分析,以选择最优的基结构.最后,介绍了旋转因子乘法器的设计.设计实现的128点FFT处理器采用SMIC 0.13μm CMOS工艺,芯片面积为1.44 mm2,最大数据吞吐率达到1GS/s,在典型工作频率500MS/s下的功耗为39.5mW.与现有其他128点FFT处理器相比,减小了面积,节约了功耗.     

反重叠变换的快速算法及其FPGA实现

常用的反重叠变换算法运算复杂度较大,难以在FPGA中应用。根据DCT_IV的正交性和对称性,提出了基于M/2点FFT蝶形运算的反重叠变换快速算法。进一步分析了算法的复杂度,采用并行处理和流水线技术完成了反重叠变换快速算法的硬件设计和FGPA实时实现。     

基于分级存储并行运算的FFT处理器设计

研究了一种基于分级存储并行运算的改进快速傅里叶变换(FFT)处理器算法,通过减少对RAM存储器的读写次数降低功耗,采用并行运算方法减少数据处理时间.基于该算法以及改进的基-4蝶形单元设计了一款4096点FFT处理器.该处理器采用SMIC 0.18μm CMOS工艺设计实现,芯片核面积为9mm2,在slow工艺角条件下,版图后仿真最高时钟频率为192.3MHz,功耗为422mW@100MHz,最小处理时间为67.92μs.     

LFMCW雷达测距系统及其信号处理算法的设计

设计了一款基于ARM单片机的线性调频连续波(LFMCW)雷达测距系统,其采用三角波调制的LFMCW雷达实现目标距离测量。介绍了LFMCW雷达的基本结构和实现目标距离测量的原理,并重点研究了LFMCW雷达测距系统的信号处理算法——快速傅里叶变换(FFT)和线性调频Z变换(CZT)联合的测距算法(FFT/CZT联合算法)的实现。经理论计算和MATLAB仿真分析表明,FFT/CZT联合算法可以显著提高计算效率和精度。     

利用DSP Builder设计定点FFT处理器

分析了FFT算法的原理,并利用DSP Builder建立了输入为8点基-2 FFT算法的基本模型,在Simulink和QuartusⅡ中分别进行了仿真,并将仿真结果与Matlab仿真值进行了比较,实现了8点实序列FFT算法.基于DSP Builder的FFT算法设计简单,可以重复使用,大大提高了设计效率.     

一种改进的FFT算法

结合基 2 FFT算法、WFTA算法和 PFA算法各自的优点 ,提出了一种改进的FFT算法 .当 N =2 m 时 ,采用基 2 FFT和 WFTA算法相结合计算 FFT;当 N =2 m× N时 ,采用基 2 FFT、WFTA和 PFA算法相结合计算 FFT.该算法运算量少、结构简便且对基 2和非基 2长度的 DFT都适合     

超高速FFT处理器的研究

提出了在现场可编程门阵列(FPGA)上实现512点基-8快速傅里叶变换(FFT)算法的设计方案.方案采用了单芯片超高速的FFT处理器结构,满足了实时信号的处理要求.通过采用基-8算法、流水线结构以及32位的浮点数据,提高了FFT的运算速度并减少了FPGA内部的资源占用.本设计方案在100MHz的时钟下,完成了512点基-8 FFT运算需要,满足了高速数字信号处理的要求.     

FFT的ASIC实现及FPGA验证

通过对FFT(fast fourier transformation),即快速傅里叶变换的一般算法的研究对比,确定合理可行的基2方法处理1024点FFT。在ASIC(application specific integrated circuit)专用集成电路上实现FFT硬件模块,并将该模块在FPGA(Field Programmable Gate Array)上进行原型验证。本文采用级联结构设计FFT模块,在尽量减小资源消耗的同时,提高FFT的运算速度。设计采用两组四个深度为256的双口RAM,乒乓结构处理,完成整个运算仅用了1320个周期。最后用Xilinx公司的Vertex7-XC7VX690T芯片做FPGA原型验证,在时钟频率为50MHz时,完成1024点FFT仅用了26.2us。     

基于FPGA的8K点FFT的设计与实现

采用4K点复数FFT实现8K实数点FFT;数据存储单元采用双口乒乓RAM结构;采用级联结构流水线的设计方式,基4蝶形结构完成前6级的运算,双基2蝶形结构完成最后一级运算;使用块浮点溢出检测.实验结果表明,在时钟周期为8.74ns的正常状态下,采用FFT处理器实现8K实数点FFT仅需要35.799μs,达到了高速运算的目的.     

使用Winograd算法实现不规则长度DFT——在多载波调制系统（OFDM）中不规则长度FFT的一种实现方法

本文结合FFT在多载波调制系统（OFDM）中的应用，介绍了改进大素数Winograd FFT算法，并通过与传统Winograd FFT、DFT的性能比较，论述了本算法的研究意义；介绍了二维卷积算法Agarwal—Cooley、包括中国余数定理、小点数的Winograd卷积算法和克罗内克积；在介绍算法的同时穿插11点FFT的推导，先计算2点和5点Winograd卷积，之后得到10点卷积，最后得出11点FFT。     

混频信号数字检波方法在阵列侧向测井中的应用

阵列侧向测井已经成为目前电法测井领域研究的热点。准确、快速地提取出混频信号中每个频率点处的信号幅值是最终准确计算地层视电阻率的关键。数字相敏检波(DPSD)与快速傅里叶变换(FFT)是侧向仪器常用的两种数字检波方法。传统基-2 FFT采用雷德算法进行倒位序使得整体运行速度较慢,本文针对此问题进行了优化。测试结果表明：DPSD运算速度为传统基-2 FFT的7倍左右,改进算法的运算速度较原来提高了近1倍;精度方面,当待测信号与标准信号无相位差时,DPSD计算精度略高于FFT,但当相移增大时,DPSD误差显著增加,而FFT的计算误差则不受相位差影响。两种方法在阵列侧向仪器的应用实例表明：与DPSD相比,使用FFT所测得的电阻率曲线一致性更好,并且可测出视电阻率值高达45 000Ω·m的高阻地层,仪器测量精度更高,为准确识别油气层提供了更加可靠的资料。     

全流水FFT处理器的VLSI设计与实现

提出了一种适用于OFDM系统的快速全流水FFT处理器结构.考虑时域抽取(DIT)和频域抽取(DIF)算法的有限字长效应,采用DIF算法.首先对FFT碟形变换的复乘法进行简化,然后提出相应的流水线碟形处理单元(BPE),最后采用0.13μm1.08 V CMOS工艺实现了64点基2 DIF FFT处理器.综合结果显示,该处理器能够工作在200 MHz,面积和功耗分别为2.9 mm2和15 mW.提出的全流水FFT处理器能够广泛应用于WALN、DVB-T、ADSL以及其它基于OFDM的多载波系统.     

并行数据FFT/IFFT处理器的设计

针对采用快速傅里叶变换(FFT)技术的多种应用场合,在分析基-2及基-4按时域抽取Cooley-Turkey算法特点的基础上,提出一种高性能FFT/IFFT处理器的硬件设计架构.通过改进基-4蝶形单元,可进行形如2的幂次方点数的FFT/IFFT运算.该结构能够并行地从4个存储器中读取蝶形运算所需操作数.仿真结果表明,该结构可以运用于对面积和速度要求较高的应用场合.     

GNSS接收机抗干扰电路的硬件实现

针对全相位FFT/FFT(apFFT/FFT)综合相差法硬件资源和功耗大的问题,基于FFT算法求解最大峰值谱线位置仅与各谱线峰值相对大小有关的特点,提出一种用于减少FFT电路面积的阈值判断移位方法.首先对apFFT/FFT综合相差法与修正Rife算法进行性能比较;然后利用阈值判断移位方法对apFFT/FFT综合相差法硬件实现中的FFT运算结构进行改进,称为改进apFFT/FFT算法,使FFT计算位宽减少1/2;最后将改进的apFFT/FFT综合相差法硬件结构应用到GNSS抗干扰模块的电路实现中,并利用FPGA进行抗干扰功能验证.结果表明,在基本不降低频率估计精度下,改进apFFT/FFT算法可以减少约50％的面积资源和功耗;在接近相同面积资源和功耗下,改进apFFT/FFT算法的频率估计精度约为修正Rife算法的2倍;GNSS抗干扰硬件模块具备良好的滤除干扰能力.     

基于TMS320C54x系列DSP的长序列线性相关算法及实现

提出一种使用快速相关法的长序列相关算法,并使用DSPLIB库函数设计FFT系数表,实现了两个1024点实序列的线性相关运算.与直接相关法相比,这种方法容易实现,且运算速度快,有较高的应用价值.     

快速傅立叶变换（FFT）的另一种推导方法及实现

快速傅立叶变换(FFT)改进了离散傅立叶变换(DFT)的计算过程,因其计算速度更为高效,被广泛运用于数字信号的实时处理中.本文从整数的进制表示形式阐述了基2FFT和基4FFT的原理,给出了相关推导及部分重要结论的证明.最后分别给出了迭代方程式及实现方法.相应的结论也适应于更高维的FFT变换中.