基于FPGA的数字正交变换信号的脉冲压缩

在现代雷达信号处理领域,实现高精度的数字信号脉冲压缩是一项关键技术.在进行时域脉冲压缩前,引入数字正交变换模块,提取I、Q基带信号,保证了较高的通道幅相一致性.对基带信号进行时域脉冲压缩,运算简便,实时性强,便于硬件实现.设计中采用Matlab和FPGA联合调试的方法,利用Matlab进行方案验证,采用Quartus Ⅱ软件进行方案实现,核心模块采用IP核实现,大大缩短了调试周期,并且提高了系统的稳定性.本系统具有运行速度快、功耗低、实现简单、实用性强等优点.     

线性调频超声信号脉冲压缩的实时实现

编码脉冲在不增大发射峰值功率的前提下,通过增大时宽-带宽积显著提高超声平均发射功率,然后在接收端通过脉冲压缩恢复应有的纵向分辨力,并显著增强信噪比.利用现场可编程门阵列(field programmable gate array,FPGA)设计了一个中心频率为10 MHz的线性调频脉冲(chirp)发射和实时脉冲压缩系统,由FPGA控制DDS(direct digital synthesizer)产生chirp信号,送入模拟乘法器与窗函数相乘,经功率放大后作为发射脉冲,回波信号送回FPGA进行脉冲压缩处理,82μs的回波数据可以在230μs的时间里处理完毕.实验使用了中心频率10 MHZ、带宽7 MHZ、时长5μs的chirp信号.和单脉冲系统相比,在纵向分辨力没有明显损失的情况下,脉冲压缩方法使信噪比增强了12.8 dB,旁瓣抑制可以达到30.6 dB.     

基于DDS技术的chirp信号产生系统

线性调频信号(chirp)是一种具有良好的脉冲压缩性能及分辨能力、较为成熟和应用最广泛的一种脉冲压缩信号。本文介绍了基于DDS技术产生线性调频信号的硬件和软件方案。实际应用结果表明所产生的chirp信号稳定性好、分辨率高、抗干扰等一系列优点,能满足工程的要求。     

线性调频信号源的研制

提出了一种具体的C波段的线性调频信号源的设计方案．该方案是基于最新的直接数字频率合成技术（DDS）和锁相环频率合成（PLL）相结合的结构,利用DDS与PLL进行混频产生所需信号,重点阐述了系统的硬件实现,包括系统设计方案、主要电路模块设计及高速PCB板设计的关键技术等,并针对实际调试过程中的常见问题给出具体的解决方案．     

NLFM脉冲压缩及其FPGA时域实现

介绍非线性调频(NLFM)信号的产生原理和设计匹配滤波器实现脉冲压缩技术的方法.使用MATLAB工具产生NLFM脉冲及雷达回波信号,基于FPGA器件EP2C35F672C8设计分布式FIR结构的匹配滤波器,实现脉冲压缩技术,对采样、量化后的回波信号进行脉冲压缩处理,最后使用Modelsim对脉冲压缩后的回波信号进行波形仿真,检测匹配滤波器的设计效果.整个电路设计采用全流水线并行执行的结构,占用硬件资源:2 468个逻辑单元、2 073个寄存器、25 KB的RAM.利用FPGA芯片丰富的BRAM和LAB代替乘法器IP,打破硬件资源对滤波器长度的限制.     

合成孔径雷达回波信号线性调频特性分析

本文从合成孔径雷达(SAR)回波信号的特点出发,对SAR回波信号的线性调频特性、频谱特性进行了详细的分析.由于SAR回波信号的线性调频特性,对方位向和距离向的SAR信号进行脉冲压缩,可实现SAR回波数据的成像.本文首先构建了二维线性调频信号,分别通过两个一维傅立叶变换实现对信号的脉冲压缩,并对压缩后的波形进行质量评估,可以得到积分旁瓣比小于-10dB的信号质量.通过这种仿真过程,实现对SAR成像算法的进一步理解.     

基于脉冲压缩的宽带数字接收机设计

针对传统宽带数字接收机存在跨信道问题以及在低信噪比下检测能力差、对宽带同时到达信号处理能力差的缺点,提出一种基于脉冲压缩的新型宽带数字接收机结构进行雷达信号的截获及脉冲描述字参数的提取.将基于脉冲压缩的接收机结构从模拟域扩展到离散域,推导出信号经过数字压缩接收机后的数字离散形式.新型接收机结构采用线性调频信号与接收信号混频得到混频信号,将混频信号送入数字延迟模块进行卷积运算得到输出的脉冲尖峰.新型接收机结构本身不存在跨信道问题,并且可以有效地处理低信噪比环境下的信号及同时到达信号.通过推导给出输入信号频率与扫频信号带宽和数字延迟信号带宽的约束关系,并且进一步给出了雷达信号经过新型宽带数字接收机后的载频、带宽、脉宽、幅度等脉冲描述字信息的计算公式.仿真给出了新型宽带数字接收机在低信噪比下的信号检测能力、大带宽同时到达信号处理性能以及脉冲描述字提的取能力,并进一步分析了不同环境参数对脉冲描述字提取性能的影响.通过和传统信道化数字接收机信号检测和测频能力的对比,仿真结果证明了新型数字接收机结构在低信噪比下信号检测和参数提取的有效性.为数字压缩接收机的物理实现提供了理论基础,也提供了新的宽带数字接收机的设计理念.     

基于FPGA的DDS调频信号发生器设计与实现

模拟调制系统中,总结起来有两种调频方法,直接调频法可以获得较大频率偏移,但频率稳定低,温漂时漂都比较大,间接调频法频率稳定高,但是电路十分复杂。针对上述传统模拟调频方法的不足,从信号调频基本原理出发进行理论推导,结合DDS技术基本工作原理进行设计,利用FPGA来实现DDS调频信号的产生。并着重介绍了DDS调频原理及电路实现过程,给出了FPGA设计的仿真和示波器测试图,整个电路硬件单元简单,稳定性好,实验结果表明该设计是有效的。     

一种TD-SCDMA中频数字接收机设计

本文介绍了一种TD-SCDMA中频数字接收机的设计,该中频接收机利用AD9238实现中频信号采样,利用FPGA实现数字下变频,并采用DSP完成后续信号处理。给出了该接收机硬件电路设计的具体方案,并对各部分硬件电路设计进行了阐述。FPGA的应用使系统灵活性增强,一些信号处理算法可移植到FPGA中实现,提高了系统的运算速度。     

基于FPGA和DSP的激光探测器设计

介绍了一种基于DSP和FPGA的激光探测器设计,其中FPGA主要实现对激光脉冲信号进行探测、整形,并对脉冲到达时间、脉冲宽度等参数进行测量,DSP完成对信号的分选以及编码识别,实现了对激光脉冲信号的探测.通过硬件设计、软件编程以及系统仿真测试,证明该系统具有性能稳定、精度高等优点.     

基于FPGA的单脉冲雷达信号预处理系统设计与实现

由于单脉冲雷达信号预处理运算量大,算法结构比较固定,本文采用FPGA实现预处理系统,对三路中频进行采样,并将采样结果分别进行下变频得到基带数字信号.考虑到信号有多种模式,并且脉压所占用的资源较多,所以采用一个脉压模块完成三路信号不同模式的脉压处理.通过FPGA产生测试信号,将测试信号输入到ADC中,实现回环测试.将处理结果与仿真结果进行对比分析,二者一致,表明设计的系统合理可行.      

FPGA中主脉冲波形的输出和触发输出的实现

对脉冲/数据发生器波形产生模块的硬件设计进行了详细阐述。首先设计了系统硬件的功能,然后完成了脉冲发生器核心高速FPGA的设计,重点分析了FPGA中的主脉冲波形的输出和触发输出的实现方法,通过仿真表明输出波形符合设计要求。     

基于System Generator的GPS信号捕获模块的实现

System Generator for DSP是业内领先的高级系统级FPGA开发工具.本文基于该软件设计并实现了4通道GPS信号捕获模块,其中包括平均采样、本地C/A码、FFT/IFFT运算、复数乘法运算、扫频控制和结果返回等6个模块,并利用Xilinx的Viertx-5XC5VSX50T-FF665芯片对模块进行了硬件协同验证.测试结果表明:设计实现的捕获模块能够准确地捕获GPS信号,与利用硬件描述语言的方法相比,本文的方法大大缩短了开发周期.     

基于FPGA的微通道板信号处理系统设计与实现

本文提出了一种用于热等离子体探测的微通道板信号处理系统的设计方法。可以通过对前置放大器进行阈值控制,从而解决由于微通道板输出电荷积累而造成的增益下降问题,通过PC端可以实时的观测测量结果。设计中的数据处理模块、通信模块、DA控制模块基于FPGA实现,将所有的数字电路环节集成在一个FPGA芯片中,为系统的小型化、稳定性、抗干扰性和在线修改、升级创造了条件,完成了一体化设计。本文介绍了这种转换的设计思路、硬件框图和软件的实现方法。     

基于FPGA的信号存储控制器的设计

提出一种基于FPGA的数字信号存储控制器的设计方案,并详细设计了其内部各功能模块的工作流程,利用硬件描述语言Verilog HDL对各功能模块进行编程,并进一步完成综合和仿真等工作对其进行验证,最后的结果表明该控制器不仅结构简洁、占用硬件资源较少,而且能够完成总体的设计要求,另外,本设计还在系统外部增加了监测模块,对系统运行情况进行实时的监视,保证系统运行的可靠性。     

软件无线电的数字中频技术在WCDMA基站中的应用

随着高性能数字信号处理器(DSP)和现场可编程门阵列(FPGA)的出现,基于软件无线电(SDR)的数字中频技术目前被广泛地应用到3G基站中.本文在分析了数字中频模块原理及结构的基础上,对WCDMA基站中的数字上变频器(DUC)进行了优化设计,提出了一种三级实现方案.仿真结果表明,对比单级实现方案,该方案带来了4 dB的系统性能改善,同时对DSP运算速度的要求是单级方案的1/10,适合硬件实现.     

宽带数字阵列雷达的空时耦合效应及补偿

为了分析和补偿宽带数字阵列雷达中宽带自适应数字波束形成(adaptive digital beamforming,ADBF)和数字脉冲压缩(digital pulse compression,DPC)的空时级联处理所存在空时耦合效应,建立了频域宽带ADBF与DPC空时级联处理的信号模型,分析得出频域ADBF会引起DPC结果的旁瓣升高,并影响对微弱目标的检测性能。在此基础上,提出了基于目标跟踪和阵列预调向处理的补偿方法,使得信号从正侧视方向入射。仿真结果表明:当主波束对目标的跟踪精度控制在一半的主波束宽度以内时,采用频域ADBF和DPC级联结构所产生的虚假旁瓣可控制在-50dB以下,有效地减小了耦合效应对DPC结果的影响。     

基于FPGA的SAR原始数据实时压缩系统设计与实现

文章讨论一种基于FPGA,并采用分块自适应量化(BAQ)算法的SAR原始数据实时压缩处理系统的设计方法,该设计可大大提高实时压缩处理系统的性能,降低数据率,突破卫星下传数据率的限制。BAQ模块内部采用4路并行处理的逻辑结构来计算数据块的统计特性;优化设计量化电平实时计算乘法器资源、量化比较逻辑结构;当I/Q两路采用多模块分时复用模型时,可使整个系统压缩处理能力成倍增加。通过测试表明,BAQ模块的最高运行速度可达到149 MHz,单个模块处理能力已达到1 Gbps以上,其中压缩比8/3时信号失真噪声比(SDNR)大于14 dB。