A 160-kilobit molecular electronic memory patterned at 10(11) bits per square centimetre

The primary metric for gauging progress in the various semiconductor integrated circuit technologies is the spacing, or pitch, between the most closely spaced wires within a dynamic random access memory (DRAM) circuit. Modern DRAM circuits have 140 nm pitch wires and a memory cell size of 0.0408 mum(2). Improving integrated circuit technology will require that these dimensions decrease over time. However, at present a large fraction of the patterning and materials requirements that we expect to need for the construction of new integrated circuit technologies in 2013 have 'no known solution'. Promising ingredients for advances in integrated circuit technology are nanowires, molecular electronics and defect-tolerant architectures, as demonstrated by reports of single devices and small circuits. Methods of extending these approaches to large-scale, high-density circuitry are largely undeveloped. Here we describe a 160,000-bit molecular electronic memory circuit, fabricated at a density of 10(11) bits cm(-2) (pitch 33 nm; memory cell size 0.0011 microm2), that is, roughly analogous to the dimensions of a DRAM circuit projected to be available by 2020. A monolayer of bistable, [2]rotaxane molecules served as the data storage elements. Although the circuit has large numbers of defects, those defects could be readily identified through electronic testing and isolated using software coding. The working bits were then configured to form a fully functional random access memory circuit for storing and retrieving information.     

A fast low-power optical memory based on coupled micro-ring lasers

The increasing speed of fibre-optic-based telecommunications has focused attention on high-speed optical processing of digital information. Complex optical processing requires a high-density, high-speed, low-power optical memory that can be integrated with planar semiconductor technology for buffering of decisions and telecommunication data. Recently, ring lasers with extremely small size and low operating power have been made, and we demonstrate here a memory element constructed by interconnecting these microscopic lasers. Our device occupies an area of 18 x 40 microm2 on an InP/InGaAsP photonic integrated circuit, and switches within 20 ps with 5.5 fJ optical switching energy. Simulations show that the element has the potential for much smaller dimensions and switching times. Large numbers of such memory elements can be densely integrated and interconnected on a photonic integrated circuit: fast digital optical information processing systems employing large-scale integration should now be viable.     

一种基于标准单元芯片电源线网的静态电压降的分析方法

提出了一种对基于标准单元芯片计算其电源线网的静态电压降的分析方法.该方法通过计算每个标准单元的功耗得到其电流源模型,然后采用导线电阻模型和标准单元等效电流源模型生成电路网络,运用逐次块松弛迭代方法求解由上述网络生成的改进节点法方程.仿真结果表明,所提出的方法能与SPICE达到同样的精度,且计算速度更快,使用内存更少.     

弹性波动方程数值解的有限元并行算法

在求解弹性波动方程中，有限元法的高内存量和巨大运算量的需求在基于单CPU串行算法中一直难于满足，制约其优势的发挥。根据有限元法的“化整为零、集零为整”的基本思想与并行处理技术的“分而治之”的原则基本一致，采用基于多CPU的并行算法，从有限元参数矩阵计算和线性方程组求解两个方面人手，把求解区域分到多个CPU上并行计算参数矩阵，对线性方程组采用循环块三对角线方程组进行并行求解。对比了不同大小空间和不同CPU个数下的加速比，证实了多CPU的并行算法能够克服基于单CPU串行算法的物理限制，满足了有限元法的巨大空间量和运算量的需求。此算法具有理论上的正确性和实践上的可行性。     

电缆遥测系统中双相位编码解码电路设计方案

介绍一种适用于测井电缆传输数据的信号编码解码设计方案.采用双相位信号编码和全双工串行同步传输方式,在使用3.5 km电缆时传输速率可达100 kb/s.解码电路对信号进行全面恢复处理,具有自动相位锁定功能.本方案具有信息量大、实时性和通用性等特点,采用大规模集成电路接收信号,以DMA方式读取数据.全双工性能由频分方式获得,上下行数据格式由软件编程确定,极为灵活.由于设计合理及采用高性能接收集成芯片,系统传输非常可靠,并具有良好检错能力.现场应用结果表明,其性能远优于斯仑贝谢公司的CTS和CCS遥测系统.     

基于线性光耦HCNR201和RS-422的固态存储器的设计与实现

设计一种基于线性光耦HCNR201和RS-422总线接口的新型采集存储固态存储器,用于实现模拟量的采集和数字量的接收。采用HCNR201构成光耦隔离电路隔离2路0~5V模拟电压,由FPGA控制AD对其采编,同时应用RS-422接口电路接收1路PCM码流数据,将其混合编帧后转存写入FLASH中。重点阐述了固态存储器的硬件电路设计、FPGA逻辑设计与关键技术的解决方案。实际测试表明,该固态存储器能够准确采集接收2路模拟量与1路PCM数字量信号,存储数据完整可靠。     

表贴式永磁电机漏磁导的解析计算

针对有限元法求解空载漏磁系数时计算量大的问题,采用磁路法全面考虑了永磁电机内部4不同漏磁通路径,并根据电机结构尺寸确定各漏磁通的积分区域,不但解决了磁路法在电机结构变化时漏磁系数计算不准确的问题,而且同时具备计算量小的优点。在极弧系数、气隙长度和永磁体厚度分别变化的情况下,漏磁系数的有限元结果与磁路法结果吻合,证明了该文所提出的漏磁导计算方法的准确性。该方法不需要复杂的有限元计算,尤其适用于电机优化设计。     

基于训练方式的存储器时钟信号的自适应同步

存储器是现代电子系统的核心器件之一, 常用于满足不同层次的数据交换与存储需求. 然而频率提高、时钟抖动、相位漂移以及不合理的布局布线等因素, 都可能导致CPU对存储器访问稳定性的下降. 针对同步动态随机读写存储器(synchronous dynamic random access memory, SDRAM)接口的时钟信号提出了一种自适应同步的训练方法, 即利用可控延迟链使时钟相位按照训练模式偏移到最优相位, 从而保证了存储器访问的稳定性. 在芯片内部硬件上提供了一个可通过CPU控制的延迟电路, 用来调整SDRAM时钟信号的相位. 在系统软件上设计了训练程序, 并通过与延迟电路的配合来达到自适应同步的目的：当CPU访问存储器连续多次发生错误时, 系统抛出异常并自动进入训练模式. 该模式令CPU在SDRAM中写入测试数据并读回, 比对二者是否一致. 根据测试数据比对结果, 按训练模式调整延迟电路的延迟时间. 经过若干次迭代, 得到能正确访问存储器的延迟时间范围, 即“有效数据采样窗口”,取其中值即为SDRAM最优时钟相位偏移. 完成训练后对系统复位, 并采用新的时钟相位去访问存储器, 从而保证读写的稳定性. 仿真实验结果表明, 本方法能迅速而准确地捕捉到有效数据采样窗口的两个端点位置, 并以此计算出最佳的延迟单元数量, 从而实现提高访问外部SDRAM存储器稳定性的目的.     

用于核数据采集的DMA接口

介绍了一个基于微型计算机的ＤＭＡ数据获取接口。该接口已用于核物理实验，其优点是硬件线路简单、可靠，数据获取速度可达μｓ量级。     

单电子存储器存储时间的Monte Carlo模拟

建立了多隧道结单电子存储器存储时间的Monte Carlo模拟模型,重点分析了器件的工作温度、隧道结电容和隧道结数目等因素对单电子存储器存储时间的影响,给出了用Monte Carlo模拟方法模拟单电子存储器存储时间的模拟流程和方法。计算结果表明,当温度越低、隧道结电容越小、电路中隧道结的数目越多时,存储时间越长,器件工作越稳定。     

鱼骨形天线结构尺寸的一种简化计算法

利用简化方法来计算鱼骨形天线的结构尺寸。通过分析天线在垂直面和水平面内的受力情况,利用简单的力学方法计算出天线边吊索和振子尾线的长度,为天线结构设计和工程应用提供数据支撑。计算方法经过实际工程验证,适用于大多数柔索结构的分析计算。     

环栅肖特基势垒MOSFET解析电流模型

肖特基势垒金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor FieldEffect Transistor,MOSFET)的电流一般需要通过载流子的费米狄拉克分布对能量积分来计算或自洽迭代数值计算,为降低其复杂性,本文采用若干拟合参数,考虑镜像力势垒降低效应、偶极子势垒降低效应和小尺寸下量子化效应对肖特基势垒高度的影响,给出了环栅肖特基势垒MOSFET一种新的解析电流模型。所提出的电流模型与文献报道实验数据符合较好,验证了模型的正确性,对环栅肖特基势垒MOSFET器件以及电路设计提供了一定的参考价值.     

对数周期天线结构尺寸的一种近似计算法

利用近似方法来计算对数周期天线的结构尺寸.通过分析天线在水平面和垂直面内的受力情况,利用简单的力学方法计算出天线的吊索和振子尾线的长度,为天线结构设计和工程应用提供数据支撑.计算方法通过实际工程验证,适用于大多数柔索结构的分析计算.     

51系列单片机中实现DMA数据传送

51单片机在数据传送中容量明显不足，应用接口扩展电路和DMA控制器，通过存储器扩展，在几乎不占用单片机资源的情况下，实现了单片机控制系统的DMA数据传送。该方法可用于软盘驱动器或高速采样的接口设计中。     

超级电容器时变等效电路模型参数辨识与仿真

为能更准确地描述超级电容器在工作过程中的外特性,在超级电容器经典等效电路模型的基础上,将其扩展为模型参数随时间变化的时变等效电路模型,并选用限定记忆最小二乘法辨识模型的时变参数.在Matlab/Simulink环境下利用实验数据对经典等效电路模型和时变等效电路模型进行仿真比较.结果表明,时变等效电路模型具有更高的精度,可以更精确地反映超级电容器的动态特性.     

随钻声波测井数据存储技术研究

随钻声波测井数据量大,且受实时传输速率限制,需要采用大容量非易失FLASH存储器保存测量数据.根据随钻声波测井数据存储需求,采用NAND FLASH作为随钻声波测井仪的数据内存,设计了NAND FLASH接口电路,采用整页存储方式将数据存入NAND FLASH,并给出了NAND FLASH存储流程,实现了随钻声波测井的数据存储功能.     

双口网络T参数的计算与测试

双口网络T参数的理论计算,是通过建立基尔霍夫电压和电流方程,经过代数运算求出T参数.通过用同时测量法和分别测量法对双口网络进行测量得到的T参数与理论值十分接近,为我们提供了一种在电路参数不可知的情况下得到T参数的方法.     

激光印字机的汉字输出与仿真

在激光印字机的汉字输出过程中有两个突出问题需要解决:一是每页信息容量大与控制器内部存贮器空间小的矛盾,二是输出速度高与微机指令执行速度慢的矛盾。 本文围绕着这两个问题,讨论控制器总线的驱动,数据流动路径的选择,软件写入与硬件读出的两个行存贮器结构及控制器的实时仿真等问题。     

测频测周方法集成下湿度传感电路的参数优化

在研制智能化湿度仪的测频测周集成方法基础上,组合传感阻频电路的数学模型,研究了湿敏元件的等效电阻和等效电容随湿度的变化规律,进而实现对传感阻频电路的参数优化,获得了优良的湿敏传感特性,同时通过简单的运算求取有效的最优参数下的标定数据。     

闪速存储器在智能仪器中的应用

介绍"闪速存储器"的工作原理、特点.串行闪速存储器X76F100和单片机接口电路.并详细论述串行闪速存储器在智能仪器中的应用和软件设计.