论时序电路的统一设计和统一分析

建立了含有时钟信号的触发器翻转方程 ,讨论了时钟信号的普遍描述 ,并在此基础上提出了同步和异步时序电路的统一设计和统一分析     

四值异步时序电路的设计

采用时钟覆盖法设计异步时序电路，能够获得最佳的时钟方程，本文主要讨论选用以模代数为系统的四值JK触发器，采用时钟覆盖法设计四值异步时序电路。     

脉冲异步电路的设计与仿真

该文针对大学计算机专业《数字逻辑设计》课程中脉冲异步时序逻辑电路的教学提出改进,将触发器的特性方程和时钟条件加以综合设计,采用仿真软件对设计方案进行验证,并示范在脉冲异步时序电路设计中的运用,有助于学生理解和掌握脉冲异步时序电路的设计和仿真方法。     

异步时序电路设计的系统方法

本文用同步时序电路设计的系统方法和硬件结构形式处理异步电路设计,把异步和同步时序电路设计方法统一起来了。这不仅大大简化了时序电路的设计过程,而且能满足现代设计关于系统性、清晰性和可靠性的要求。     

异步时序逻辑电路设计的一种简明方法

提出了一种异步时序电路设计的新方法：时钟信号与次态卡诺图联立法．根据时钟信号填写次态卡诺图，当触发器满足时钟信号时其次态由状态转换图决定，否则其次态为约束项．据此可方便求出驱动方程并判断自启动．     

触发器的时钟方程和异步计数器分析的新方法

本文将触发器的时钟脉冲作为逻辑变量处理，导出了时钟方程的一种新的表达形式，并将其引入到触发器的特性方程中，使异步计数器的分析和同步计数器的分析在方法上统一起来。     

同步时序电路分析解题指导

同步时序电路是数字电路(系统)中应用极为广泛的电路,在数字电子工程中人们经常会碰到同步时序电路分析方面的问题,熟练掌握同步时序电路分析方法就成为每个读者掌握数字电路工作原理、学好数字电路课程的关键。 为了帮助读者全面掌握同步时序电路分     

基于异步计数器的实验探究

计数器是数字系统中必不可少的组成部分,和同步计数器不同,组成异步计数器的触发器不是共用同一个时钟源,所以触发器的翻转是异步的。该文对异步计数器的逻辑功能以及异步计数器的级联扩展进行探讨,旨在使学生掌握应用异步计数器进行电路设计。     

时序逻辑电路的设计

时序逻辑电路是具有记忆功能的电路,它的输出状态不仅与输入变量有关,还与电路的原有状态有关,因此,其分析与设计较之组合逻辑电路相对复杂一些。时序电路的基本单元是具有两个稳态的触发器。如果所有的触发器由同一时钟触发,则为同步时序电     

电位异步电路修正项构成法则(英文)

利用开环法获得了电位异步时序逻辑电路的激励变量项和静态变量项的一般与或逻辑表达式,并且在逻辑余式理论的基础上导出了一个和两个外部激励的异步时序电路的全部修正项,最终解决时序险象提供了坚实基础和最有用的前提条件。     

基于逻辑函数修改技术的N进制同步计数器设计

为简化自启动任意进制同步计数器的设计过程,探讨了用逻辑函数修改技术设计基于JK 触发器的能自启动的任意进制同步计数器的设计方法。即在由JK触发器构成的同步
二进制计数器的基础上,通过修改部分触发器的激励函数方程改变计数器状态转换的顺序实现N进制计数。给出了触发器激励函数修改的原则和修改函数的确定方法,并分析了N进制计数器的自启动功能。该方法具有方便、快捷的特点和较强的实用意义。     

ON EQUIVALENCE BETWEEN THE SEQUENTIAL CIRCUITS IN SERIES AND IN PARALLEL

Propose the sequential circuits with the ternary D-ffs in series~1. Discuss the equivalence between the sequential circuits with the p-valued flip—flops in series and in parallel as a part of studying the multiple valued logic circuits.     

触发器的变换及其逻辑功能的扩展

讨论了由时钟触发器的变换产生新型触发器和时钟触发器逻辑功能扩展的方法．这些方法对于正确使用触发器和设计时序逻辑电路有重要应用参考价值．     

微处理器总线刍议

主要讨论了微处理器的总线分类，分析了同步总线和异步总线的时序特点和使用要点，并介绍了接口相关电路。     

同上沓序逻辑电路设计方法的研究

提出一种设计同步时序逻辑电路的新方法。根据触发器（FF）基本特性,可从电路的状态转换图上直接求得触发器置位、复位函数,进而确定触发器的激励方程,具体设计实例表明该方法简捷、高效,设计电路功能正确。     

Design and Tool Flow of a Reconfigurable Asynchronous Neural Network Accelerator

Convolutional Neural Networks(CNNs) are widely used in computer vision, natural language processing,and so on, which generally require low power and high efficiency in real applications. Thus, energy efficiency has become a critical indicator of CNN accelerators. Considering that asynchronous circuits have the advantages of low power consumption, high speed, and no clock distribution problems, we design and implement an energy-efficient asynchronous CNN accelerator with a 65 nm Complementary Metal Oxide Semiconductor(CMOS) process. Given the absence of a commercial design tool flow for asynchronous circuits, we develop a novel design flow to implement Click-based asynchronous bundled data circuits efficiently to mask layout with conventional Electronic Design Automation(EDA) tools. We also introduce an adaptive delay matching method and perform accurate static timing analysis for the circuits to ensure correct timing. The accelerator for handwriting recognition network(LeNet-5 model)is implemented. Silicon test results show that the asynchronous accelerator has 30% less power in computing array than the synchronous one and that the energy efficiency of the asynchronous accelerator achieves 1.538 TOPS/W,which is 12% higher than that of the synchronous chip.     

考虑Cp的特性方程和状态方程及其分析应用

本文论述了时钟脉冲Ｃｐ在分析时序逻辑电路中的重要性，以及怎样把Ｃｐ当成一个输入变量来建立更严密的特性方程和状态方程，并探索了考虑Ｃｐ的状态方程在判断竞争冒险现象方面的应用。     

同步时序逻辑电路设计的新方法

提出了从状态转换图中直接求得触发器的置位和复位函数，从而确定触发器的驱动方程这样一种设计同步时序逻辑电路的新方法．设计原理简单，易于理解，适合于所有同步时序逻辑电路．