高速互连设计中串扰噪声的抑制策略研究

在高速互连设计中,信号完整性问题越来越突出,愈来愈严重的信号噪声已经成为不可避免的问题。分析了串扰仿真模型的优化方法,重点研究了耦合长度与饱和长度比例对近端串扰的影响、开关信号上升时间对远端串扰的影响和紧耦合微带线串扰模型的端接控制。运用信号完整性分析软件Hyperlynx建立仿真模型,对影响串扰的各种因素进行仿真分析,并总结其抑制和改善的方法,最后提出高速互连设计中减小串扰噪声的策略。     

TD-SCDMA芯片设计中的串扰分析

集成电路进入了超深亚微米领域,金属层增加,线宽减小,使电路的性能和密度都得到了很大的提高,但也引入了愈来愈严重的互连线效应,并最终引发了信号完整性问题.在这其中,串扰噪声是一个关键的问题,论述了TD-SCDMA芯片设计中串扰噪声的成因及影响,介绍了串扰预防、分析和修复的一般方法.     

高速互连信号串扰的分析及优化

高速数字设计领域里，信号完整性已经成了一个关键的问题，给设计工程师带来越来越严峻的考验。信号完整性问题主要为反射、串扰、延迟、振铃和同步开关噪声等。本文基于高速电路设计的信号完整性基本理论，通过近端和远端串扰这种方法来研究多线间串扰问题。利用Hyperlyynx，主要分析串扰对高速信号传输模型的侵害作用并根据仿真结果，获得了最佳的解决办法，优化设计目标。     

互连线上串扰的抑制策略

串扰,是有害信号从一个网络传输到相邻网络。任何一对相邻比较近的网网络之间都存在串扰。本文介绍了利用防护线在互连线上抑制串扰所形成的耦合噪声,并举例论证策略的可行性。     

一种基于FDTD的互连线串扰耦合噪声算法

针对现有仿真互连线串扰耦合噪声的算法大多只适应于特定类型的问题,运用偏微分方程的数值解理论,得到一种基于Lax格式的全新差分计算格式,根据不同的电路模型,利用传输线集中参数的等效模型确定相应的边界条件,可以准确地分析串扰耦合噪声。通过将仿真结果与ABCD矩阵模型分析结果对比,验证了该算法的准确性。同时该算法原理简单,计算量小,更接近于实际。     

信道串扰对WDM光网络节点性能的影响

分别要用高斯法和自适应重要性采样（IS）方法，建立了WDM网络节点的串扰分析模型，计算得出该节点误码率（BER）随串扰变化曲线。IS方法的关键在于选取合适的概率分布函数及参数，本文选取带参量的高斯分布模拟干扰信道的相位噪声，并用于牛顿迭代法求取参量的值。与高斯法相比，IS方法在串扰较大且串扰不是很多的情况下，准确度更高，采用此模型分析判决门限和消化比等因素对系统性能的影响，所得结果与实际情形比较吻合。     

频带传输的码间串扰

针对通信中信号传输发生错误的问题进行研究,指出了造成判决错误的主要原因是噪声和由于传输特性不良引起的码间串扰,给出频带传输通信系统的模型,分析了无码间串扰的情况下,它的系统函数应满足的关系式,并指出了最高码元速率与系统带宽之间的关系。对于带通系统而言,最高码元速率为2W Baud,此时可获得的最高频带利用率为2Baud/Hz。     

传输线上反射与串扰的仿真分析

信号完整性是现代高速电路设计中非常重要的问题,文章对高速电路信号完整性问题中的反射、串扰和电磁干扰等问题进行分析。使用Hyperlynx仿真软件对反射和串扰问题以及经过改善后的电路进行仿真,发现对电路进行端接以后,反射和串扰都有显著的改善效果,而加大走线间距、增加驱动器上升沿等方法可以对串扰产生明显的抑制作用。     

MCM——多芯片组件

针对电子系统中由传统的封装与互连工艺引起的互连信号延迟,串扰噪声,电感／电容耦合以及电磁辐射等问题,介绍一种新型的多芯片组装技术。     

模拟调度盘与计算机的并行传输接口及串扰分析

本文简明地分析了数字脉冲信号的串扰规律,导出了串扰电压的迭加公式,提出了抑制措施,对于解决多路数字信号共缆传输的串扰问题有普遍的指导意义。     

防护线端接方式对抑制串扰性能的研究

高速电路设计中通常采用保护线来减小平行微带线间的噪声干扰,不恰当的防护线端接方式使其变成新的噪声源会增加微带线间的串扰。本文从带防护线的微带线的等效模型出发,研究了防护线不同端接方式对串扰抑制性能的影响,利用ADS软件在开路、短路、匹配和接地四种端接方式下防护线对干扰的抑制效果。结果表明：采用终端短路的防护布线可以在频段800MHz以下有较好的抗串扰性能;在1GHz以上频段可以采用接地孔连接到地的防护线,孔间距要满足临界条件     

单导体传输线与屏蔽电缆串扰问题的研究

采用时域BLT方程对单导体传输线和屏蔽电缆的串扰问题进行了研究。将单导体传输线和屏蔽电缆的串扰模型分解为内、外传输线系统,应用时域BLT方程对内、外传输线系统求解,分别得到屏蔽层和芯线上的电压、电流响应,内、外传输线系统通过转移阻抗联系起来。研究了不同频率正弦波激励时,同轴电缆和双芯屏蔽电缆屏蔽层和芯线终端的时域串扰响应。仿真结果表明同轴电缆和双芯屏蔽电缆芯线终端的串扰响应幅值随着激励源频率的增大而增大。     

数字电路设计中的信号完整性分析

文章介绍了数字电路设计中的信号完整性问题,探讨了振铃、边沿畸变、反射、地弹、串扰和抖动等各种信号完整性问题的成因和抑制措施。针对常见的反射和串扰给出了较为详细的分析,并提出具体的抑制措施。反射可以通过适当的端接措施来减小甚至消除,而串扰可以通过减小平行走线长度、增加线间距及调整介质厚度等措施来抑制。     

HFSS的平行耦合微带线电磁串扰研究

目的是提出一种减少平行耦合微带线串扰的方法来指导印刷电路板产品的电磁兼容性设计,通过使用Ansoft公司开发的高频结构仿真软件(HFSS)对平行耦合微带线进行建模,对其空间电场分布进行仿真。最后讨论影响场分布的各个因素,得到减少微带线间串扰的有效方法。     

基于低通滤波网络减小PCB上互连线间串扰方法的研究

针对印刷电路板(PCB) 上高速信号线与电源线间的串扰问题,提出了运用简洁的RC 低通滤波网络减小互连线间串扰的方法.在分析串扰抵消原理的基础上,对传输电源信号的互连线终端串接一阶RC 低通滤波电路网络,对来自于干扰线上的串扰信号进行滤波,从而减小串扰来保证电源信号的稳定;通过理论分析,给出滤波电路中 RC 取值的近似计算公式.仿真与实验结果表明,所设计的方法在频率低于660MHz 时,可使串扰减少10dB 以上;当频率范围为660M ～ 1. 22GHz 时,串扰减少6-10dB;当频率范围为1. 23G-3G 时,串扰减少2-6dB.本文提出的方法与传统通过使用物理结构减小串扰的方法相比,串扰减小的效果比较明显,且电路易于实现,成本较低.     

印制电路板防干扰技术研究

本文简单介绍了PCB的来历,针对布线中的串音和电磁辐射的问题,详细介绍了在设计和装配印制电路板时可采取的抗干扰措施。     

DM642高速图像采集系统的电磁干扰设计

针对高速数据采集电路中的电磁干扰问题,提出一种有效的抗干扰设计方案.利用信号传输线理论,对高速图像采集系统中影响信号完整性的反射、串扰和地弹等问题进行了理论分析,对系统电源、地、时钟、高速信号线等重点网络的电磁干扰设计进行理论指导和设计,并且对DM642与SDRAM间的高速信号线进行PCB(print circuit board)的反射、电磁干扰等仿真分析.设计中电源和地独立分层布线,尽量减少时钟线过孔,信号布线尽量等长.结果显示系统信号传输的过冲幅度小于0.7 V,电磁干扰强度在FCC标准控制范围之内.     

基于高速PCB的信号完整性理论分析

介绍了高速PCB设计中的信号完整性概念以及影响信号完整性的因素和不完整性形成原因;从传输线理论的层面上重点分析了高速电路设计中反射和串扰的形成机制并提出了解决办法;基于IBIS模型实现了对ARM9 S3C2410X01芯片的时钟输出引脚的仿真,给出了IBIS模型仿真步骤.