H.264中4×4整数DCT变换在DM642上的优化

基于TI公司DM642实现了H.264整数变换.首先对H.264中整数DCT变换编码进行理论分析,然后根据DM642的硬件特点对其进行线性汇编改写优化,有效地降低了整个模块运行的时钟周期数.实验结果表明该方法的优化取得了良好的效果.     

AVS帧内预测算法DSP平台的实现

结合TMS320DM6446平台硬件特性,完成D1分辨率AVS帧内预测算法实时实现。采用了单宏块双缓冲处理机制,实现EDMA传输与DSP处理AVS帧内模式选择并行完成。对耗时的残差运算和重构运算进行汇编级指令集优化,经过汇编级优化后,残差运算所需时钟周期数是只经过C语言级优化的6.03%;重构运算所需指令周期是只经过C语言级优化的4.43%。     

基于ADSP-BF533的H.264反量化的优化实现

结合H.264中具体的量化算法,介绍一种基于ADSP-BF533的H.264反量化功能的实现方法,以及利用Blackfin的系统资源和BF533指令特点,对H.264的反量化算法的过程.通过调整查找表和语句结构,充分利用并行操作指令和向量操作指令,提高了反量化的效率.经过测试,和原JM反量化模块代码进行比较,优化后的反量化模块汇编代码执行效率提高了近10倍.     

基于DSP平台的H.264运动补偿解码优化

H.264 视频编码标准的编码性能比先前相关标准有较大提高.但解码器复杂度有很大程度的增加,其中运动补偿解码模块是H.264解码器中耗时较多的模块之一.首先简要介绍H.264运动补偿解码原理,然后分别从运动补偿解码算法和ADI Blackfin533汇编指令优化两个方面对该模块进行优化.PC仿真实验结果和ADI Blackfin533硬件测试实验结果表明,此优化措施能够很大程度上提高运算效率.     

基于FPGA的H.264解码核的实现

对H.264/AVC的视频解码问题进行了研究,给出了H.264解码核的硬件实现方案,对熵解码CAVLC查表方案进行了优化.介绍了句法预测模块、反量化、逆DCT以及帧内预测模块的具体实现结构;并引入流水线、并行处理和状态机处理方法来提高处理速度,实现了解码结构上的优化.本算法在EP2S60F672C5ES FPGA上获得验证,结果表明给出的H.264解码算法是正确的,且有节省硬件资源和较快解码速度的优点.     

基于ARM920T的H.264解码器优化的研究

H.264以其编码效率高和网络容错性强等优点,成为当今最先进的视频编码标准[1]。文章基于ARM920T,对H.264解码器分别从算法级别和代码级别进行了优化,优化后性能有显著提升。     

H.264视频编码及其DSP实现

H.264协议是目前最先进的视频压缩标准,高复杂度是算法推广的最大瓶颈。本文研究了H.264的编码原理及其关键技术,并给出了H.264的DSP移植及优化方法,能有效的提高H.264编码器的编码速度。     

H.264编码器中插值运算和整数变换的优化

首先分析了H.264编码器中运算密集的插值和整数变换过程;然后对其进行算法改进和优化,给出整数变换的全零预先判决方法;最后以整数变换为例,使用Intel的MMX技术优化运算密集模块。优化后,测试表明插值运算和整数变换模块运行速度有数倍提高。     

H.264视频编码在数码监控系统中的应用研究

目前数码视频监控系统大多采用MPEG1、MPEG2的编码标准,导致视频存储成本高,网络负载重.H.264比以前的视频编码标准可以节省50%以上的码率,因此在视频监控中具有很大的应用前景,但其编解码器也很复杂.为了达到实时压缩的目标,文章从三个方面来提高其运算速度:①优化帧间模式的选择;②调整内插算法的运行结构;③采用MMX、SSE汇编优化.     

一种流媒体传输方法研究

针对H.264码流的NAL层特点提出自适应RTP组包策略,并且通过对AIMD算法的改进和优化,提高了数据流传输的平稳性.     

基于DM642的X264程序结构级优化

介绍了在TI公司TMS320DM642硬件平台上实现H.264基本档次视频编码器时所进行的结构级优化,选取H.264三大开源代码之一的X264(代码版本为06-05-06)作为参考代码,在深入分析了基于PC的X264编码程序并将其成功移植到了DM642后,首先对代码进行了最初的简化,去掉了和平台无关以及和实现档次无关的冗余代码和数据结构,而后结合DM642的特点,以充分利用DM642片上资源为出发点,以提高DM642高速缓冲(CACHE)的命中率为目的,提出了一种结构级的优化策略,该策略从程序和数据两个方面对X264算法参考代码进行了结构级优化.实验结果表明,采取的优化策略对CACHE命中率和编码速率都有明显的提高.     

H.264编码器在TMS320DM642上的优化

H.264是ISO/IEC和ITU-T共同制定的新一代视频编码国际标准,在数字视频通信领域有着广泛的应用前景.本文详细介绍了在TMS320DM642芯片上实现H.264实时编码的优化思想,采取的优化技术和具体优化过程,并给出优化前后编码器性能对比的实验结果.     

适用于H.264标准的变长分组VLD结构

在新一代视频压缩编码标准H.264中,亮度和色度的残差数据采用了自适应变长编码的方法.根据CAVLC熵编码的特点,提出了一种根据码表的前导零个数进行变长分组的优化VLD结构,并在此基础上设计了CAVLC硬件解码器.基于上述方法实现的CAVLC硬件结构通过了RTL级仿真和综合,并在Spartan3 XC3S2000的FPGA平台上进行了验证,在133 MHz工作频率下可以满足H.264标准Baseline档次30帧/s分辨率为352×288标准视频序列的实时解码.     

基于DM642的视线跟踪系统的实现与优化

基于PC实现的视线跟踪系统普遍存在执行速度慢、不能满足实时应用需求等缺陷,本研究以TI公司的TMS320DM642图像处理芯片作为数字图像处理硬件平台,以DSP/BIOS为实时操作系统,利用CCS开发环境构建应用程序,对程序整体结构框架进行了改进,对核心模块和代码逐个进行优化,以实现和优化基于DM642嵌入式系统的视线跟踪技术.     

DM642图像数据传输的实现和优化

针对H.264视频编码器在DM642DSP上的移植和优化工作,主要介绍了DM642存储空间和EDMA控制器的特点,给出了EDMA在视频实时编码系统中图像数据传输的具体控制和实现方法。实测结果表明,灵活使用EDMA不仅能够提高图像数据传输效率,而且可以充分发挥DM642的高速性能。     

基于TMS320DM6446的H.264视频编码算法的移植与优化

本文详细阐述了TMS320DM6446的硬件平台及软件架构,该平台以H.264的参考代码x264为实验平台,针对其实际的应用,采用相应的方法,在保证性能的前提下,对原始代码作了与平台无关的裁剪,着重介绍了编码的移植过程以及编码的系统级和汇编级优化,给出了相应的优化结果。     

帧内预测在多核系统上的并行实现

由于H.264的帧内预测造成了I帧的宏块具有数据依赖性,导致多核系统无法并行处理。针对这种情况,分别对intra4×4和intra16×16类型的宏块进行处理。如果当前宏块是inra4×4类型,则解码完毕任一处于最右边一列的子宏块后就通过邮箱把数据发送给下一个宏块以开始其帧内预测。如果当前宏块是intra16×16类型,则首先对最右边的一列数据进行帧内预测,然后和残差数据相加,得到解码后的数据并通过邮箱传送给下一个宏块以开始其帧内预测。分别对相邻宏块的4种情况做了详细的分析,给出了其并行方法。仿真结果表明,使用该方法后,单个宏块解码时间减少,DSP访问存储器的次数减少。多核系统的并行度得到提高。     

基于DDK的音视频编码器驱动的设计

为了降低基于DM642音视频驱动开发的复杂度,通过研究基于DM642的音视频编解码器驱动的开发方法,提出了基于DDK(Driver Developers Kit)的驱动开发模型,并举例给出基于DDK的音视频驱动开发流程。通过和传统的驱动开发模型相比,得出基于DDK的驱动模型使得驱动开发具有以下优点:重写的代码量更少;移植到不同的平台时,代码改动更少。     

基于x264架构的xAVS全Ⅰ帧编码器的设计

根据AVS-P2(文中简写为AVS)标准,参考x264编码器的基本架构和主要函数接口实现了xAVS全Ⅰ帧编码器的设计。简要分析了选取x264编码器架构的原因,比较了AVS与H.264/AVC(简写为H.264)编码标准在全Ⅰ帧编码方面的不同与特点,介绍了xAVS全Ⅰ帧编码器设计的重点,与rm52j在相同条件下的实验结果进行了对比,看出本设计是成功的。