FIR线性相位数字滤波器的CPLD实现

本文介绍了一种利用复杂可编程逻辑器件 ( CPLD) ,并采用窗函数法实现 FIR线性相位数字滤波器的设计 ,以一个十六阶 FIR带通数字滤波器说明用 FLEX1 0 K器件的设计过程 .设计的电路通过仿真测试 ,能够达到设计指标 .     

基于时分复用乘法器的FIR数字滤波器的设计

数字滤波器有软件和硬件实现两种方法，主要讨论了时分复用乘法器的硬件方式，基于CPLD实现数字滤波器，并以一个17阶的FIR低通数字滤波器为例说明了该数字滤波器的实现及仿真过程。     

有限冲激响应滤波器的设计与实现

提出了采用现场可编程门阵列(FPGA)器件实现有限冲激响应(FIR)数字滤波器的方案，并以一个8阶低通FIR数字滤波器的实现为例，设计并完成软硬件仿真与验证．结果表明，电路工作正确可靠，能满足设计要求．     

基于Matlab的FIR滤波器设计及FPGA实现

FIR滤波器是一种被广泛应用的基本的数字信号处理部件．针对常用的软、硬件方法设计实现FIR滤波器存在的问题，提出采用Matlab的窗函数方法设计并在FPGA上高速并行实现严格线性相位FIR滤波器的方案．其可以方便地调熬滤波器的阶数和系数，适合不同场合的应用．通过编程调试结果表明，该设计是可靠的，可作为高速数字滤波器设计的较好方案．     

基于内插值法的磨音信号处理

利用有限冲激响应滤波器进行磨音信号处理时,滤波器的阶数过高,会使滤波器的实时性变差,并且引起硬件成本的增高。针对这一问题,采用内插值法对滤波器进行降阶。阐述内插值法的原理并给出FIR滤波器的设计方法。仿真结果表明,应用内插值法并选择合适的罩子滤波器能有效降低FIR滤波器的阶数,进而提高磨音信号处理的实时性及降低硬件成本。     

一种基于FPGA的高效FIR滤波器的设计与实现

该文在介绍有限冲激响应(FIR)数字滤波器理论及常见实现方法的基础上,提出了一种基于FPGA的高效实现方案.该方案采用对称结构、加法和移位代替乘法运算、优化的CSD编码、流水线和级联技术等方面对传统的设计方法进行了改进,并借助FPGA滤波器芯片和Quartus Ⅱ软件、Matlab软件对该方案进行了仿真验证.仿真实验结果表明:此种FIR滤波器的实现方法运算速度快、实时性好、节省硬件资源,其性能优于传统的FIR滤波器设计方法.     

基于FPGA并行分布式算法的FIR滤波器的实现

采用FPGA实现FIR数字滤波器硬件电路的方案,基于只读存储器ROM查找表的并行分布式算法,设计文件采用Verilog HDL语言进行描述.该设计方案在MAX PlusⅡ上进行了实验仿真和时序分析.结果表明:它克服已有软件和硬件难以达到的对信号处理缺陷,既具有实时性,又兼顾了一定的灵活性,完全可以达到实际应用的要求.另外,对优化硬件资源利用率、提高运算速度等工程实际问题也进行了探讨.     

基于FPGA的并行FIR数字滤波器硬件实现及优化

阐述了基于有限脉冲响应数字滤波器FIR的可编程逻辑器硬件实现的优化和改进方案.介绍了FIR滤波器原理及传统线性FIR滤波器的实现结构,提出了并行FIR滤波器的结构改进思路,详细地说明了各模块具体功能的实现及采用技术,最后给出了并行FIR的拓展应用方案.     

基于FPGA的FIR数字滤波器的实现

在现代电子系统中,FIR数字滤波器以其良好的线性特性被广泛使用,属于数字信号处理的基本模块之一。在工程实践中,往往要求对信号处理要有实时性和灵活性,而已有的一些软件和硬件实现方式则难以同时达到这两方面的要求。随着可编程逻辑器件和EDA技术的发展,使用FPGA来实现FIR滤波器。既具有实时性,又兼顾了一定的灵活性,越来越多的电子工程师采用FPGA器件来实现FIR滤波器。     

基于FPGA与Matlab的最优FIR数字滤波器设计

FIR滤波器是一种被广泛应用的基本的数字信号处理部件,针对常用的软、硬件方法设计实现FIR滤波器存在的问题,提出采用Matlab的切比雪夫等波纹逼近方法．设计并在FPGA上高速并行实现,严格线性相位FIR滤波器的方案。     

基于分布式算法FIR滤波器的FPGA设计

FIR滤波器是一种被广泛应用的基本的数字信号处理部件。针对采用常用方法设计实现FIR滤波器存在的问题,提出基于分布式算法设计并在FPGA上高效实现严格线性相位FIR滤波器的方案,通过编程仿真得到满意的结果。该方法实现FIR滤波器器件体积小、性能可靠、价格低廉、设计周期短,可作为高速数字滤波设计的较好方案。     

FPGA中FIR数字滤波器设计可采用的一种成倍减少硬件资源使用的方法

文章提出了一种新的FIR数字滤波器硬件实现结构。这种实现结构,大大减少了乘法器以及累加器等硬件资源的使用。文章对比讨论了两种FIR数字滤波器硬件实现结构所占用硬件资源的差别,指出了新结构的优势;通过MATLAB及EDA工具的仿真,表明在完成FIR数字滤波方面,新的硬件实现结构的功能与传统结构是相同的。     

基于近似最佳一致逼近原理的FIR数字滤波器

在对经典FIR数字滤波器的设计方法进行研究基础上,提出了一种基于近似最佳一致逼近原理的FIR滤波器设计方法．介绍了近似最佳一致逼近原理的理论基础,并将它应用于FIR DF的设计,给出了用近似最佳一致逼近方法设计FIR滤波器的具体过程,然后通过实例表明该方法设计的滤波器在通带和阻带内具有较好的特性,且计算简单、计算量小,有较好的应用前景.     

有限数字滤波器的设计与仿真

为了减小FIR滤波器设计规模,根据FIR滤波器的线性特性,使用分布式算法作为滤波器的硬件实现算法,并利用MATLAB软件设计所需要的FIR数字滤波器（低通）。然后将整个滤波器划分为多个功能模块,利用VHDL语言和原理图输入两种设计技术进行了各个功能模块的设计,用QUARTUSⅡ进行了仿真,并用MATLAB对仿真结果进行了分析。其设计结果表明只需将查找表进行相应的改动,就能分别实现低通、高通、带通FIR滤波器,体现了设计的灵活性。     

FIR滤波和FFT在激发极化法中的应用

在水文工程地质和物探找矿等领域,由于二次场电压受到多种噪声干扰,常规的硬件补偿电路或滤波电路有时无法达到精度和实时处理的要求,甚至增加系统设计的难度和成本。为了解决这些问题,提出并实现将FIR滤波和FFT应用在需要通过测量二次场电压测明某一区域内视电阻率或视幅频率的分布式激发极化法中。通过Matlab仿真和水槽模型试验模拟和验证了FIR滤波和FFT在激发极化法中的可行性和有效性。     

基于FPGA的FIR滤波器设计

在讨论一般FIR数字滤波器设计存在问题的基础上，介绍了现代一种新的DSP设计工具DSP Builder，给出了基于FPGA的FIR数字滤波器的实现流程，并以一个32阶的低通FIR数字滤波器为例，采用DSP Builder建立了实现模型，最后，给出了仿真波形、硬件验证方法和实际测量结果。