跳频通信系统的Simulink仿真实现

在介绍跳频通信系统的原理和数学模型的基础上,利用Matlab/Simulink建立了跳频通信系统的仿真模型.设计实现了跳频序列发生器、频率合成器、跳频同步器和非相干解调器等跳频系统的核心部分.仿真结果证明了模型的正确性.通过仿真得到的误码率曲线,可以分析评估各种条件下跳频系统的抗干扰、抗多径衰落和多址组网等性能.     

用于FH—SS系统的一种新颖的声表面波频率合成器

本文根据声表面波(SAW)多模振荡器注入选模原理设计了一种用于跳频扩谱通信系统(FH-SS)的新型频率合成器,并首次以新的观点阐述了它的工作原理和工作过程。所设计的跳频频率合成器具有跳变速度快、稳定度高、结构简单紧凑、可编程能力强、体积小、重量轻、耗电少等特点,适用于各种要求高质量频率源的场合,如战术跳频电台、测量用信号源以及各种民用移动跳频电台等。     

一种用于混沌通信的跳频频率合成器设计

现代宽带、多用户通信系统使用了跳频技术提高系统处理增益及抗干扰能力。提出了一种用于混沌保密无线通信系统中的跳频频率合成器设计方法 ,以直接数字式频率合成为核心 ,结合锁相环构成微波快跳频频率合成器。分析了设计方案及理论基础 ,直接数字式频率民器在实际应用中的特性及设计考虑。结果表明 ,以DDS为核心结合PLL的跳频频率合成器 ,可以解决PLL的高鉴相频率与高频率分辨率的矛盾 ,同时扩展了DDS的输出带宽及提高了输出频率 ,对DDS产生的杂散信号有一定的抑制作用     

空间受限平台跳频通信系统的频率分配

针对空间受限平台多部跳频电台相互间严重的同址干扰,研究同址干扰约束下跳频通信系统的频率分配问题。从子网内、子网间和同步信号的特殊约束三个层次分析跳频通信系统频率分配的约束条件,依据各种同址干扰源产生的概率分别设置各约束的权系数并建立代价函数,基于模拟退火算法系统提出同址干扰约束下跳频通信系统的频率分配方法。仿真结果表明,该方法可以明显降低跳频同步信号被干扰的概率,提高系统的电磁兼容性能,有效解决空间受限平台跳频通信系统的频率分配问题。     

水下跳频通信系统的建模与仿真

水声信道是较为复杂的数据通信信道,为了满足水下安全可靠通信和组网的要求,提出了一种基于跳频技术的水下通信系统方案,建立了系统仿真模型和多径Rayleigh衰落水声信道模型。方案中采用了FH/MFSK调制技术,自适应跳频序列控制,信道纠错编码分别采用RS,卷积码,接收机采用空间分集,跳频序列控制的可控滤波器组以及基于周期图谱分析解码,并通过仿真研究比较了这些技术在水下多径信道中对系统性能的影响。结果表明采用该模型的通信系统水下跳频系统的具有很强稳健性,可以在低信噪比下具有良好的误码率性能。     

宽带跳频通信系统频域均衡算法

针对差分跳频通信系统跳频带宽宽、瞬时带宽窄的信号特点,提出了一种差分跳频均衡算法--基于最小均方算法的多跳联合频域均衡算法。分析了最小均方误差准则频域均衡与单符号最小均方频域均衡对宽带差分跳频通信系统的不适用性,从而提出适用于差分跳频通信系统的多跳联合最小均方频域均衡算法,给出了算法详细的设计过程和结构。对算法性能在频率选择性衰落信道条件下进行仿真评估,结果表明本算法对差分跳频通信系统的信道均衡性能具有显著的作用,能提高差分跳频系统的解调误码性能。     

基于原子范数的多跳频信号时频参数估计

针对现有多跳频信号参数估计方法构造的基字典与信号不匹配的问题,提出了基于原子范数的时频参数估计方法。首先定义无限原子集合并建立原子范数最小化模型,再利用其对偶问题完成对信号的估计,最后根据对偶多项式在单位圆上的绝对值完成信号频率的估计,通过统计频率分量的个数完成了信号跳变时刻的估计。仿真结果表明该算法在多跳频信号条件下能够得到比现有算法更高的估计精度和性能。     

跳频系统中电荷泵锁相环的事件驱动仿真

为了快速仿真单片集成跳频系统中的电荷泵锁相环 ,在比较几种常见仿真方法的基础上 ,重点介绍了电荷泵锁相环的事件驱动模型 ,并针对这种模型的具体实现提出了一些改进。改进后的模型主要应用于跳频系统中频率合成锁相环的稳定性和建立时间的快速仿真。讨论了电荷泵锁相环事件驱动模型中的近似问题和这种模型同其它模型之间的联系     

通信现场对跳频系统的中断概率和通信容量影响

通过测试典型跳频电台的发射频谱,以接收机灵敏度原则确定了发射频谱k级旁瓣干扰模型,在考虑跳频系统通信频率、可用频点数、系统用户数、信道参数和固定干扰等因素的情况下,提出了跳频系统的“通信现场”概念;通过分析接收信干噪比(signal to interference and noise ratio, SINR)的分布函数,推导得出跳频系统在通信现场中的中断概率公式;从干扰信号的信息熵角度出发,应用熵功率不等式,推导得出跳频系统在通信现场中的通信容量公式。针对某典型跳频电台,通过分析其发射频谱的各级旁瓣能量,得到了能够影响接收的3级旁瓣干扰模型,以此为仿真输入参量,评估电台在通信现场中的中断概率和通信容量,仿真结果验证了理论推导的正确性。     

声表面波微波频率合成器及其在电子对抗中的应用

声表面波微波频率合成器是近年来发展起来的一种高性能部件,由于其设计灵活,电路简单,体积小,频率捷变速度快,便于集成,已广泛地用于航空、航天、雷达和扩频通信等系统中。本文详细地论述了三种基本类型的SAW微波频率合成器的工作原理及其特点,并对各种SAW频率合成器的性能进行了分析,同时还提出了两种SAW频率合成器的优选方案。文章最后对SAW频率合成器在频率捷变雷达和FH扩频通信系统中的应用作了介绍。     

基于RLS的联合同步和信道估计算法

针对采用跳频正交频分复用(frequency hopping orthogonal frequency division multiplexing, FH-OFDM)系统进行战时通信时存在的高误码率(bit error rate, BER)问题,对定时偏差(timing offset, TO)、载波频率偏差（carrier frequency offset, CFO）和采样率偏差(sampling frequency offset, SFO)进行综合考虑,提出一种导频辅助的联合同步和信道估计算法。在时域中分别对TO和子载波干扰项进行预先补偿。使用线性误差函数来配合递归最小二乘法对信道冲激响应、CFO和SFO进行估计。采用改进的极大似然算法对迭代参数的初始值进行估计,提高了估计的准确度。分析并给出FH OFDW系统频谱效率的权衡标准。仿真结果表明,该系统工作在1 000 hop/s时,该算法的估计均方差和BER均优于传统的算法。     

C波段低相噪数字锁相频率合成器

在较详细分析常规移频数字锁相频率合成器的基础上,提出了4?890MHz～5030MHz一种C波低相噪数字锁相频率合成方法,对此进行了分析、讨论。对环路滤波器参数和合成器相位噪声进行了估算,并给出了研制结果L     

软件化多频地波雷达频率合成器设计

针对高频地波雷达海洋动力学参数多频探测的技术特点,提出了一种基于波形库的软件化多频地波雷达频率合成器实现方案,可以同时和分时产生多路脉内线性调频信号,各路信号形式、频率、初相、幅度等都独立可控,解决了雷达波形种类、幅相控制、捷变时间受限等问题,较大提高雷达系统性能;给出系统的硬软件实现方案.测试结果表明,该数字频率源的相位噪声在偏离载波1 kHz处达-112 dBc/Hz,满足高频地波雷达进行长时间相干积累对频率源稳定性的要求.     

直接数字LFM源中相位截断对线性度的影响

直接数字线性调频(linear frequency modulation, LFM)源中相位截断会引入线性度误差,影响线性调频信号在雷达系统中的性能。首次运用离散数学理论分析了相位截断所引起的线性度误差,得到了相位截断不引入线性度误差的充要条件,推导了一般情况下线性度和调频斜率误差的数学表达式。采用蒙特卡罗方法得到了调频斜率误差在4种可能取值上的分布规律及其数字特征。通过仿真实例,定量评估了相位截断对线性度的影响,根据所得结论为实际应用提供了设计建议。仿真结果验证了理论推导的正确性。     

DDS高稳高纯频谱频率源技术

本文简述了ＤＤＳ的工作原理及发展趋势，分析了ＤＤＳ的优缺点。极细微步长、极短的跳频时间是ＤＤＳ特有的品质；幅度量化及相位截取引入的杂散是ＤＤＳ固有的噪声。低相位噪声时钟信号及优良的电路技术是获得ＤＤＳ高纯频谱的关键。ＤＤＳ在雷达频率合成器，尤其是在相控阵雷达中，有广阔的应用前景。     

超宽范围可变速率时钟恢复技术及其实现

针对多种速率卫星信号的接收,提出并实现了一种针对QPSK信号的20 Mbps~320 Mbps超宽范围可变速率的数字时钟恢复算法。基于直接数字频率合成技术,该算法利用超前-滞后型鉴相器组成时钟恢复数字锁相环路,并采用由时域分析得到的一些方法扩大捕捉范围、降低时钟抖动。计算机仿真和硬件实现的结果验证了该算法具有超宽的捕捉范围和良好的时钟抖动性能。     

残留频偏条件下码辅助的迭代载波同步算法

LDPC编码系统,接收端在译码前需要对频偏和相差进行估计,使残留频偏和相差在译码器收敛的允许范围之内,但在低信噪比条件下,即使在收敛范围内,较大的残留频偏和相差也会对LDPC编码系统性能有明显的恶化,所以必须结合迭代译码系统,对信号的残留频偏和相差进行进一步的估计。基于EM算法推导了频偏联合相差的迭代估计算法,给出了一种简单有效的残留频偏估计方法,并以此为基础,结合LDPC迭代译码输出软信息的统计特性,提出了一种码辅助的迭代载波同步算法,仿真结果表明,只要残留频偏和相差在迭代估计器收敛范围内,提出的算法可以使LDPC编码系统的误比特率接近理想同步条件下的译码性能。     

60MHz直接数字频率合成设计与分析

详细介绍了步长为５Ｈｚ的６０ＭＨｚ直接数字频率合成器的设计过程,同时说明了本课题采用锁相环方案实现的难度和缺点,然后结合样机的测试结果,分析了输出信号的频谱分布规律,最后给出了本课题需改进的措施以及ＤＤＳ在雷达中的应用方向。