一种基于FPGA的DDS信号发生器的设计

随着可编程逻辑器件的不断发展,利用DDS技术原理在FPGA平台上开发高性能的多种波形信号发生器与基于DDS芯片的信号发生器相比,具有成本低、在线更新、硬件开发软件化、操作灵活等优点.本文介绍了一种基于FPGA的DDS函数信号发生器设计,实现了输出100Hz～1MHz的正弦波、方波、三角波,频率设置等功能,具有一定的实用价值.     

陡脉冲发生器电路中杂散参数的分析和补偿

在陡脉冲发生器电路中,杂散参数不仅影响输出波形,还影响着系统的稳定和电路元器件的安全。为了提高输出波形的质量,抑制输出脉冲的振荡,保证元器件长期可靠的运行,需要对电路中杂散参数进行有效的分析和补偿。本文通过对脉冲的实际输出波形进行分析,建立了陡脉冲发生器电路的杂散参数模型,总结出一种分析和补偿陡脉冲发生器电路中杂散参数的方法。模型的仿真结果精确地反映了实际波形,加入补偿环节后的电路实现了输出波形的无过冲。     

多功能信号发生器的设计

本文以STC12C5A60S2单片机为核心设计了一个低频函数信号发生器。信号发生器采用数字波形合成技术，通过硬件电路和软件程序相结合，可输出自定义波形，如正弦波、方波、三角波、梯形波及其他任意波形，波形的频率和幅度在一定范围内可任意改变。波形和频率的改变通过软件控制，幅度的改变通过硬件实现。本文介绍了波形的生成原理、硬件电路和软件部分的设计原理。     

基于DSP实现的特定消谐PWM脉冲发生器

为实现中高压变频装置在风机、水泵等应用场合的调速控制,研制了基于数字信号处理器(DSP)的特定消谐脉冲宽度调制(PWM)的脉冲发生器。该脉冲发生器通过并口接收主控制器指令,根据指令实时查询存储器中的脉冲波形数据并发送PWM脉冲,脉冲经过光耦隔离、脉冲分配后驱动主电路的集成门极换流晶闸管(IGCT)开关器件。介绍了该脉冲发生器的工作原理、硬件构成和实现,给出了50Hz的PWM脉冲输出的线电压波形和Fourier谐波分析结果。现场运行实验表明,脉冲发生器脉宽精度高,脉冲的周期误差小于100μs,运行可靠,可消除5,7,11,13等指定次数的谐波,并且工作不受主控制器影响。     

基于FPGA的DDS信号源设计与实现

利用DDS和FPGA技术设计一种信号发生器.介绍了该信号发生器的工作原理、设计思路及实现方法.在FPGA器件上实现了基于DDS技术的信号源,并可通过键盘控制其输出波形的各种参数,频率可控范围为100 Hz～10 MHz,频率调节步进为100 Hz,频率转换时间为25 ns.     

可编程单次脉冲发生器的教学实验

介绍了一个数字系统综合设计实验：可编程单次脉冲发生器的设计与实现。该脉冲发生器可在输入按键的控制下,产生单次的脉冲,脉冲的宽度可由8位的输入数据控制。实验以FPGA为硬件基础,以MAX＋plusⅡ为软件工具开发完成。实验不仅体现了数字系统设计实验课程的综合训练目标,要求学生能综合、灵活应用VerilogHDL语言,掌握多层次结构系统设计方法、Top_down设计思想和FPGA开发方法等理论知识,并且与工程实际结合紧密。所开发的系统具有很大的实用价值,是一个值得推广的典型教学实验。     

超导电感储能脉冲输出电路设计及其关键问题

针对电感脉冲输出容易产生高电压,而且一般的断路开关也不易快速切断大电流这两个问题,提出了用模块化技术和脉冲变压器降低断路开关的开断电流,用金属氧化锌阀片(MOV)保护超导电感上的过电压的技术方案.以超导电感脉冲输出的单模块电路为对象,重点分析了氧化锌避雷器(由MOV组成)的U1mA(MOV通过1 mA电流时两端的电压)对脉冲输出波形的影响,提出了U1mA的选择原则.同时讨论了断路开关的开断时间对脉冲输出的影响.实验验证了此单模块电路的脉冲输出效果.     

基于FPGA的4路信号发生器的设计

结合低电压电泳芯片的电压控制,提出了一种基于FPGA的4路信号发生器的设计方案.介绍了直接频率合成技术(DDS)的基本工作原理,利用IP核设计4路信号发生器的基本流程.实验结果表明:该信号发生器可通过调整波形控制字、频率控制字、相位控制字,控制输出不同波形、不同频率、不同相位的4路信号,且信号波形能满足低电压电泳芯片移动电场控制需要.     

基于FPGA的脉冲发生器波形模块设计

基于FPGA具有高速可编程且其集成度高,功耗低、性能优秀且价格低廉、稳定性好的优点,外加一个可编程延时芯片来设计一个高精度脉冲发生器波形模块。利用VerilogHDL编写模块,用QuartusII进行仿真验证。     

基于FPGA的雷达脉冲信号发生器的设计

随着电子对抗技术的发展,雷达的多样化对雷达信号分选设备的功能和性能提出了更高的要求,雷达脉冲信号发生器作为雷达系统的重要组成部分也同样面临着挑战.介绍了几种常见的雷达脉冲信号,并提出了一种基于FPGA的雷达多脉冲信号发生器设计方案.该脉冲发生器可以同时模拟多部非相参雷达脉冲信号,能够给分选设备提供更加真实的信号参数.采用FPGA技术不但能够大大缩短设计周期,便于硬件实现,而且系统的稳定性也比较高.本系统具有运行速度快、实现简单、体积小、成本低等优点,能够很好解决雷达多脉冲信号产生的技术难题.     

基于FPGA实现波形成型器IP—Core的技术研究

主要研究通用波形发生器的设计问题。首先讨论了它的原理，然后给出基于FPGA实现通用波形发生器的硬件结构，最后用VHDL语言实现了波形成型器的软核IP-Core，并载入硬件验证了设计的正确性。     

基于FPGA的综合设计性实验项目设计

以波形发生器项目的设计实现为例,具体阐述了引导学生综合运用所学理论知识,从系统角度思考、设计总体方案及实施手段的教学方法,说明了开发具有可扩展空间的设计项目的必要性。实践结果表明,这些面向实际的设计项目,"软硬结合",对培养学生的自学能力、分析能力、实践能力、创新意识和协作精神,效果显著。     

基于proteus的波形发生器设计

传统的单片机应用系统设计方法是先做出硬件,再编程调试,有开发时间长、不易修改和查错等不足,本文应用目前唯一能仿真单片机运行的proteus软件,实现了波形发生器的软硬件设计和仿真调试。该设计采用单片机AT89C52、D/A转换器DAC0832等器件,可通过按键切换不同波形(方波、锯齿波、三角波和正弦波)和输入信号频率,并在LCD上显示,而且可利用虚拟示波器观察输出波形。另外在算法上通过设置比例因子,提高了信号的输出频率。本系统应用proteus软件,将软硬件设计集于一体,便于调试和完善,成本低廉,给后期的实物制作提供了可靠保障。测试结果表明,系统性能稳定,参数精确,波形清晰,信号最高频率可达10 kHz,能满足工程及实验的一般要求。     

双RAM直接数字合成任意波形发生器微机插卡研制

在工程和实验研究中,时常要求动态地提供连续的长周期或非周期的复杂信号。为满足这一需要,本文设计并研制了双ＲＡＭ任意波形发生器（ＡＷＧ）微机插卡。从直接数字频率合成出发,介绍了该ＡＷＧ插卡的总体设计,详细描述了本ＡＷＧ电路的硬件实现及其特点。用普通的静态存储器构成的两个大容量双口ＲＡＭ,实现了不间断输出的情况下波形的动态更换;采用直接存储器传送,波形数据更换快;ＩＳＡ总线微机卡式仪器,通用性好,有丰富的软硬件支持,性能价格比高。     

基于TSC695-FPGA架构的空间扫描运动控制系统设计

提出一种新型空间扫描运动控制系统TSC695—FPGA架构设计方案。方案以空间级32位浮点处理器TSC695为算法处理器,以XCV600 FPGA作为脉宽调制波形发生器和采样/通讯数据管理器,结合了TSC695的浮点运算单元和检错/纠错模块,以及FPGA的并行处理能力。实验证明,与传统的工业控制芯片相比,该架构能够显著提高空间扫描控制系统的可靠性和控制精度。     

VXI总线任意波形发生器模块的研制

VXI总线是仪器系统和测试系统的优秀平台,基于VXI总线的任意波形发生器模块是集成VXI自动测试系统的重要模块.文中提出了一种VXI总线任意波形发生器模块的设计原理和实现方法,给出了模块的VXI总线寄存器基接口和波形发生电路的设计方法及其软硬件设计,并研制了VXI总线任意波形发生器模块.实验测试表明, 所研制的VXI总线任意波形发生器模块能够产生较高精度的任意波形.     

基于中频采样的脉冲调频雷达波形发生器

研制一种脉冲调频雷达波形发生器 .波形合成采用直接对带限中频信号采样 ,用高速 DAC合成方法实现 .通过分析指出 ,对于窄带信号而言 ,基于中频信号采样技术的脉冲调频雷达波形发生器在杂散抑制上优于传统的脉冲调频雷达波形发生器 .实测结果显示了高的综合指标 :带内杂散电平小于 - 6 0 d B,带外杂散电平小于 - 70 d B,谐波抑制小于- 6 0 d B,输出功率 Pm W>10 d B.     

基于ISP1581的任意波形发生器的设计

介绍了一种基于USB（Universal Serial Bus）2.0接口芯片ISP1581的任意波形发生器,它能快速,方便地产生所需波形,并且频率也可随意调节。介绍了在FPGA（Field Programmable Gate Array在线可编程逻辑器件）芯片的控制下,USB接口控制模块,FIFO（First In First Out先入先出缓冲器）模块,DSP（Digital Signal Processing数字信号处理）模块等各个模块协同工作的硬件设计,固件设计以及软件设计,并给出了仿真结果。结果显示,任意波形发生器能很好的产生正弦波、三角波、随机波和锯齿波,而且能达到100Mb/s左右的传送速率。