基于双DSP和FPGA双目视觉的控制采集模块的分析与设计

首先介绍了整个系统组成及各模块的基本原理,给出硬件系统总体设计方案,详细论述了双目摄像头的基本工作原理和在FPGA的协调控制下DSP外扩设备和内核的图像信息采集以及优化的过程, FPGA的控制逻辑的设计与实现以及最后的DSP处理数据功能的实现.利用TI公司的TMS320DM642DSP和FPGA相结合的方法,采用两片DSP,并由FPGA作为主要的控制单元,协调共同完成对实时图像的采集和处理控制,充分发挥各自的优点性能,保证图像采集和处理高效高质的完成.     

FPGA在无线图像采集传输系统中的应用设计

针对传统的无线图像传输系统处理功能简单、采用分立元件,可靠性差、不宜调试,以及而且图像算法软件的灵活性低,处理较为耗时等不足,将FPGA(现场可编程门阵列)应用到图像采集与传输硬件系统中,以实现高速的图像采集传输工作和各种图像处理工作。通过在FPGA上实现接口模块来控制外围器件作为图像采集与传输的硬件系统,并在接收端进行图像数字化采样和处理。实际应用表明,FPGA其具备的并行处理能力在系统中得到充分发挥,特别是在图像采集系统严格要求实时性时,FPGA尤其适用。     

利用FPGA实现图像鉴别数码相机硬件设计与探讨

本文讨论了FPGA逻辑实现原理及其实现方式,FPGA应用于数码相机的图像鉴别,通过静止图像内容的任何改变,都将反映在嵌入图像中的数字水印上的方式来鉴别图像快照.提出了一种利用FPGA实现图像鉴别可靠数码相机硬件设计方案.     

基于FPGA的视频图像预处理系统的设计与实现

本设计基于Xilinx公司的Virtex-Ⅱ Pro30 FPGA开发板,并在ISE9.1中进行逻辑电路设计,并在ModelSim中进行仿真。本设计充分利用了FPGA内部的硬件资源,实现了视频图像处理算法的硬件架构。通过调试和验证,本文设计的图像处理系统能够很好的完成视频图像的处理。     

基于TMS320C6414的视频采集处理硬件系统设计

论述了以TI高性能DSP TMS320C6414为核心处理器的视频实时图像处理器系统的设计原理,分析了高速板设计中的几个关键问题．在以DSP为处理核心的图像系统中,以FPGA为数据采集逻辑控制单元,采用DSP控制实现了多种电视制式信号图像数据采集．详细讨论了数据采集部分的结构和FPGA的控制逻辑,DSP响应中断实现数据转移和存储．采用FPGA实现视频信号数据实时预处理,可提高系统性能,同时具有适应性与灵活性强,设计、调试方便等优点．     

一种CCD图像相关处理系统的FPGA+DSP实现

在卫星观测系统中,CCD相机对高精度图像实时跟踪时,为得到高信噪比高分辨率的图像,必须对图像进行实时相关处理.而现有软件实现速度不高,不能实现其实时性.本文在分析图像相关处理快速算法的基础上,使用Altera的Quartus Ⅱ软件,完成了其中的核心模块--FFT算法的硬件实现,提高了处理速度;并运用DSP处理器,设计了一个基于FPGA的实时数字图像处理系统.文中给出了系统的硬件电路和软件算法模块.仿真和调试结果表明:用FPGA与高速数字信号处理算法的结合,可以满足系统对图像进行实时处理的要求.     

基于ADV212的图像压缩系统设计与实现

本文在分析了单片JPEG2000压缩标准的专用编解码芯片ADV212的硬件结构和工作原理的基础上,实现了基于ADV212的图像压缩系统的硬件设计和FPGA逻辑设计.其中,该系统的数据输入接口采用LVDS,数据输出接口采用USB,FPGA主要实现对压缩芯片ADV212寄存器的配置,整个系统的数据流控制以及系统时序逻辑适配.实验结果表明,该系统满足系统对图像压缩实时性的要求,同时,重构后的图像与原始图像进行相比,具有较高的峰值信噪比(PSNR).     

基于DSP的红外成像电力在线检测系统的研究

介绍了红外焦平面热成像仪原理,系统采用FPGA对数据进行采集控制,采用DSP对数据进行处理并与PC机通信,在硬件上构成一个以DSP+FPGA+PC的成像电力在线检测系统。文章给出了红外成像视频信号和DSP数据处理方法,并使用VB6.0实现图像在PC机上的显示和处理。     

基于FPGA的直方图投影增强算法

在凝视非制冷焦平面热像仪中,为了获得清晰的红外图像,必须对焦平面器件进行非均匀性校正和盲元填充,同时为了提高识别细小目标和特殊目标的能力,要对原始的红外图像进行图像增强等处理．本文给出了基于FP-GA实现的图像处理算法,该算法硬件实现结构合理、充分利用流水,时间耗费和逻辑单元的耗费都比较小,是比较优秀的FPGA硬件结构设计实现的算法．     

基于FPGA的图像处理系统

针对目前采用通用计算机、多CPU并行、DSP等方法实现实时图像处理的不足,研究了一种基于FPGA的图像处理系统,由图像采集和图像处理基本算法两部分组成.图像采集选用OV7670图像传感器,其内部集成了传感器及图像处理单元,可以直接输出数字信号给FPGA.图像处理选用Altera公司的Cyclone II系列的FPGA芯片,在芯片上完成了图像采集的控制,模拟了I2 C总线协议,通过设计FPGA的内部逻辑实现了图像灰度化、中值滤波、边缘检测等图像处理基本算法,使处理速度远远快于软件方法.仿真结果显示:该系统实现了实时图像的快速采集和处理,最高能达到30帧/s,并且分辨率为640×480.     

FPGA+DSP航片并行处理系统

研究了一种采用FPGA +双DSP的航片高速并行处理系统 ,并用区域分解算法对航片处理任务进行划分与分配 .FPGA实现对航片预处理 .DSP实现航片高层处理 .DSP部分由双TMS32 0C6 2 0 1芯片构成高速运算处理单元 ,峰值处理能力每s可达 3.2× 10 9条指令 .FPGA和DSP具有各自的存储器 .在系统中应用符合数字图像处理特点的区域分解并行算法 ,这样使在空间域串行图像处理算法得到并行化 ,从而合理地对任务进行划分与分配 ,同时保证各DSP处理机负载平衡 .该方法适合多种图像处理算法 ,实现简单 ,大大减少了开发的工作量 .经试验表明 ,该实时航片处理系统具有高效、简单、可靠的特点 .     

基于PCIe高速通信接口的图像处理系统设计

面向图像处理数据的高速传输和快速处理需求,设计实现了基于PCIe高速通信接口的图像处理系统。在Net FPGA SUME平台的基础上,借助Riffa PCIe架构实现中央处理器(central processing unit,CPU)和现场可编程门陈列(field-programmable gate array,FPGA)高速数据传输,充分发挥PCIe总线接口高效性、灵活性、可扩展、低延迟传输性能。设计统一图像处理和管理硬件接口,支持高效实现卷积神经网络(convolutional neural network,CNN)手写字符识别的FPGA加速处理。测试表明:PCIe传输速度可以达到2. 86 GB/s; CNN手写字符识别单张图片运行时间为1. 58 ms。研究结果可有效提升图像处理系统的数据传输和处理能力。     

A flexible DSP-based network for real-time image-processing

This paper proposed a general purpose real-time image processing system based on a flexible DSP-based Network, which is implemented by a high bandwidth communication channel, links. The links is realized using FPGA and provides a bandwidth of 12.8 Gbit/s. Using the links, The topologic of muhi-DSP system can be changed online to meet the variabilities of the parallel algorithm of image processing.The system can be assembled with utmost tens of boards and maintain the high communication speed. Analysis of the system adaptivity to image processing is testified followed by actual results.     

基于FPGA的IDCT变换的设计与实现

二维簿散余弦逆变换是图像解码算法的核心,基于DSP用软件实现速度较低,基于ASIC则占用的芯片面积和功耗较大。研究了一种由单个一维IDG重核完成的二IDCT结构。首先,运用蝶形运算实现一维IDCT变换,然后,     

一种新的基于FPGA的立体图像差异性算法

提出了一种新的基于FPGA的立体图像差异性算法,它以块匹配算法为基础,根据FPGA的特点,对图像相关性的公式进行设计优化,并结合穷尽方式搜索和预测方式搜索,提高算法的执行速度.设计基于FPGA的立体图像差异性算法IP核,充分利用FPGA独特的并行处理机制和强大的运算能力以提高系统的处理速度和性能.系统测试结果表明,基于FPGA的立体图像差异性算法,可以达到每秒33帧的处理能力,处理速度能够达到PC机的二百倍以上,具有较好的实时性;且能够连续处理500帧图像数据,具有较好的稳定性.     

基于FPGA和CIS的纸币图像采集及5/3提升小波图像处理方法

文章介绍了一种基于FPGA和CIS传感器的纸币图像采集系统及其对应的提升小波处理方法.系统利用FPGA实现CIS图像传感器和高速A/D转换器所需的各种驱动信号,完成实时图像采集;同时以FP-GA为核心,在硬件平台上实现5/3提升小波算法,并在Xilinx开发软件环境下进行仿真.实验结果表明通过合理有效的硬件设计和Ver...     

基于CORDIC矩阵奇异值分解的FPGA实现

在矩阵的奇异值分解(singular value decomposition,SVD)过程中,随着矩阵维数的增加,SVD的计算量呈指数型增长,从而降低了算法运行的实时性。针对这个问题,基于Hestenes-Jacobi数值计算方法,提出了一种改进的基于坐标旋转数字计算机(coordinate rotation digital computer,CORDIC)的逻辑设计,该逻辑设计采用并行的全流水线设计思想,能够提高Jacobi平面旋转变换的运行速度,进而加快任意维矩阵奇异值分解的计算速度。分析了基于Hestenes-Jacobi方法的SVD的数值计算过程,介绍了CORDIC算法的基本原理,并具体说明了基于CORDIC算法的Jacobi平面旋转模块的设计,利用Verilog语言实现设计并验证,在现场可编程门阵列(field-programmable gate array,FPGA)上运行该逻辑设计单元,与Matlab软件的运行结果进行对比。实验测试结果表明,该结构能够减少计算时间,适应高速数据处理的要求。     

一种基于FPGA+ARM的高速电力谐波检测仪硬件的设计与实现

介绍了一种结合FPGA硬逻辑的高速数据处理能力和ARM的高效数字功能扩展能力,实现实时高速电力谐波检测的"FPGA+ARM"硬件新构架.这种新架构采用复用逻辑及流水线技术在FleA上实现了A/D采样控制、加窗、FFT及模平方等运算.采用uClinux为操作平台在ARM处理器完成对FPGA的现场配置、数据通信处理及人机交互接口等功能.实际应用表明,这种架构可较好地解决电力谐波检测中的"实时性与精确度的矛盾".     

用FPGA实现FFT的研究

目的 针对高速数字信号处理的要求,给出了用现场可编程门阵列（ＦＰＧＡ）实现的快速傅里叶变换（ＦＦＴ）方案。方法 算法为按时间抽取的基４算法,采用递归结构的块浮点运算方案,蝶算过程只扩展两个符号位以适应雷达信号处理的特点,乘法器由阵列乘法器实现。