| 应用可编程逻辑器件实现时间控制器芯片的设计 |
| |
| 引用本文： | 陈意军,孙胜麟.应用可编程逻辑器件实现时间控制器芯片的设计[J].湖南工程学院学报(自然科学版),2002,12(2):4-7. |
| |
| 作者姓名： | 陈意军 孙胜麟 |
| |
| 作者单位： | 湖南工程学院电气工程系,湖南,湘潭,411101 |
| |
| 摘 要： | 介绍了开发可编程逻辑器件的EDA软件和硬件的描叙语言VHDL主要特点，并以时间控制器电路设计为例，叙述了自顶向下的设计方法。
|
| 关 键 词： | 可编程逻辑器件 时间控制器 芯片 设计 |
| 文章编号： | 1671-119X(2002)02-0004-04 |
| 修稿时间： | 2002年4月20日 |
Design of Time- controller with Programmable Logic Device |
| |
| CHEN Yi-jun,SEN Sheng-lin.Design of Time- controller with Programmable Logic Device[J].Journal of Hunan Institute of Engineering(Natural Science Edition),2002,12(2):4-7. |
| |
| Authors: | CHEN Yi-jun SEN Sheng-lin |
| |
| Abstract: | This paper introduces EDA software which is used to design Programmable Logic Device and to describe characteristics of VHDL.Then an example of time-controller circuit design is given to illustrate the lop-down design method. |
| |
| Keywords: | programmable logic device VHDL lop-down design method |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
