| FPGA的可靠时钟设计方案 |
| |
| 引用本文： | 刘一平,叶媲舟,凌朝东. FPGA的可靠时钟设计方案[J]. 华侨大学学报(自然科学版), 2009, 30(6) |
| |
| 作者姓名： | 刘一平 叶媲舟 凌朝东 |
| |
| 作者单位： | 华侨大学,信息科学与工程学院,福建,泉州,362021;厦门市专用集成电路系统重点实验室,福建,厦门,361008;华侨大学,信息科学与工程学院,福建,泉州,362021;厦门市专用集成电路系统重点实验室,福建,厦门,361008;华侨大学,信息科学与工程学院,福建,泉州,362021;厦门市专用集成电路系统重点实验室,福建,厦门,361008 |
| |
| 基金项目： | 福建省自然科学基金资助项目(A0640005);;厦门市科技计划项目(3502Z20073037,3502Z20080010) |
| |
| 摘 要： | 对于现场可编程门阵列(FPGA)常见的6种时钟设计,根据建立时间和保持时间的要求,按照同步设计原则,分别给出可靠的时钟设计方案.利用这些方案来设计FPGA的时钟,可以更容易完成FPGA的项目设计,使得FPGA系统更稳定、更可靠.
|
| 关 键 词： | 现场可编程门阵列 时钟设计 同步设计 建立时间 保持时间 |
Reliable Clock Design for FPGA |
| |
| LIU Yi-ping,YE Pi-zhou,LING Chao-dong. Reliable Clock Design for FPGA[J]. Journal of Huaqiao University(Natural Science), 2009, 30(6) |
| |
| Authors: | LIU Yi-ping YE Pi-zhou LING Chao-dong |
| |
| Affiliation: | 1.College of Information Science and Engineering;Huaqiao University;Quanzhou 362021;China;2.Key Laboratory of ANSIC and System;Xiamen 361008;China |
| |
| Abstract: | Six clock design measures for the field programmable gate array(FPGA) are described in this paper which preset a credible clock design according to the setup time,hold time and synchronous principle.We can make the FPGA design more convenient and make the FPGA system work more stably and credibly if we use these clock design measures. |
| |
| Keywords: | field programmable gate array clock design synchronous design setup time hold time |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
