| 基于自适应门控时钟的CPU功耗优化和VLSI设计 |
| |
| 引用本文： | 卜爱国,余翩翩,吴建兵,单伟伟.基于自适应门控时钟的CPU功耗优化和VLSI设计[J].东南大学学报(自然科学版),2015,45(2):219-223. |
| |
| 作者姓名： | 卜爱国 余翩翩 吴建兵 单伟伟 |
| |
| 作者单位： | 东南大学国家专用集成电路系统工程研究中心,南京,210096 |
| |
| 基金项目： | 江苏省“青蓝工程”资助项目 |
| |
| 摘 要： | 提出了一种CPU的功耗优化方法,即通过自适应时钟门控来解决CPU中由于流水线阻塞、浮点处理器(FPU)和多媒体协处理器空闲所导致的动态功耗浪费.首先,设计了模块级自适应时钟门控单元,并通过芯片内部硬件电路来自动监测上述模块是否空闲,模块空闲时时钟关闭,从而消除了不需要的时钟翻转带来的模块内部动态功耗消耗.然后,将自适应时钟门控单元应用于国产处理器Unicore-2中,对其流水线阻塞、FPU和多媒体协处理器空闲的产生进行功耗优化.最后,基于TSMC 65 nm工艺下已流片芯片的网表和寄生参数文件,通过反标芯片的波形获得电路翻转率,并用Prime Time PX工具进行了功耗仿真.仿真结果表明,利用本方法运行Dhrystone,Whestone和Stream三个典型测试程序时可获得18%~28%的功耗收益,其面积代价可以忽略,并对CPU性能没有影响.
|
| 关 键 词： | 低功耗 自适应时钟门控 流水线阻塞 |
Power optimization and VLSI design of CPU based on adaptive clock-gating |
| |
| Bu Aiguo
,
Yu Pianpian
,
Wu Jianbing
,
Shan Weiwei.Power optimization and VLSI design of CPU based on adaptive clock-gating[J].Journal of Southeast University(Natural Science Edition),2015,45(2):219-223. |
| |
| Authors: | Bu Aiguo Yu Pianpian Wu Jianbing Shan Weiwei |
| |
| Abstract: | |
| |
| Keywords: | low power adaptive clock-gating pipeline stall |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
