一种低资源消耗的物理不可克隆函数FPGA设计

针对传统仲裁器物理不可克隆函数(PUF)在FPGA上实现后唯一性很差,而且资源消耗代价大的问题,在分析FPGA Slice的结构基础上,设计了一种新型结构的仲裁器PUF电路,该电路大幅度地提高了唯一性,大大减少了FPGA的资源消耗,使得仲裁器PUF可应用于FPGA.基于此提出了一种对传统仲裁器PUF结构改进的方案,利用Slice之间的对称性来提升PUF的唯一性,并充分利用Slice内部的组合逻辑资源以降低资源消耗.实验测量了片间海明距离和片内海明距离,评估了64bit的仲裁器PUF电路的唯一性和稳定性,结果表明:改进后的仲裁器PUF非常适合在FPGA上实现,能够降低62.5%的资源消耗,并且唯一性比较接近理想值.

FPGA design of low resource consumed arbiter PUF