| 基于Calibre工具的SoC芯片的物理验证 |
| |
| 引用本文： | 于涛,窦刚谊.基于Calibre工具的SoC芯片的物理验证[J].科学技术与工程,2007,7(5):836-838. |
| |
| 作者姓名： | 于涛 窦刚谊 |
| |
| 作者单位： | 西北工业大学,软件与微电子学院,西安,710065;西北工业大学,软件与微电子学院,西安,710065 |
| |
| 摘 要： | 介绍基于Calibre工具的DRC和LVS验证方法。Calibre具有先进的分层次处理功能,是唯一能在提高验证速率的同时,可优化重复设计层次化的物理验证工具。作为ASIC特别是SoC的物理验证工具,正在成为设计公司的设计与半导体制造公司交接的标准框架。
|
| 关 键 词： | Calibre DRC LVS SoC 版图 层次化 |
| 文章编号： | 24015205 |
| 修稿时间： | 10 24 2006 12:00AM |
Verification of SoC Based on Calibre |
| |
| YU Tao,DOU Gang-yi.Verification of SoC Based on Calibre[J].Science Technology and Engineering,2007,7(5):836-838. |
| |
| Authors: | YU Tao DOU Gang-yi |
| |
| Abstract: | DRC and LVS verification method are introduced which based on Calibre. Calibre has the ability of advanced layered manage. At the same time it can improve the verification speed it is only layout verification tool of optimize repeated design layered. It is ASIC layout verification tool in particular SoC. It is becoming the standard which design company and semiconductor manufacture company connect. |
| |
| Keywords: | calibre DRC LVS SoC layout layered |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《科学技术与工程》浏览原始摘要信息 |
| 点击此处可从《科学技术与工程》下载免费的PDF全文 |
