|
|||||
|
|
| 全并行Viterbi译码器设计 | |
| 引用本文： | 杜丽娟,徐健.全并行Viterbi译码器设计[J].聊城大学学报(自然科学版),2005,18(3):77-79,96. |
| 作者姓名： | 杜丽娟 徐健 |
| 作者单位： | 莱芜职业技术学院,山东,莱芜,271100;莱芜职业技术学院,山东,莱芜,271100 |
| 摘 要： | 对于全并行Viterbi译码器的设计进行了研究，并最终将用FPGA实现的译码器嵌入到某数字通信系统之中，验证了译码器设计的可靠性，同时所设计的基于FPGA实现的全并行Viterbi译码器适用于高速数据传输的应用场合． |
| 关 键 词： | 数字通信 维特比算法 现场可编程门阵列 |
| 文章编号： | 1672-6634（2005）03-0077-03 |
| 收稿时间： | 2005-05-26 |
| 修稿时间： | 2005-05-26 |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |